[發明專利]半導體裝置

在審

• 申請號: 201711321445.X
• 申請日: 2017-12-12
• 公開（公告）號: CN108695377A
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 趙南奎;權臺純;林青美;李正允
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/10;H01L29/78;B82Y40/00
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;薛義丹

公開了一種半導體裝置。所述半導體裝置包括：鰭型有源區，從基底突出并且在第一方向上延伸；至少一個納米片，與鰭型有源區的上表面分隔開并且面對鰭型有源區的上表面，所述至少一個納米片具有溝道區；柵極，在鰭型有源區上沿與第一方向交叉的第二方向延伸并且圍繞所述至少一個納米片的至少一部分；源/漏區，在所述至少一個納米片的兩側上位于鰭型有源區上；源極/漏極保護層，位于所述至少一個納米片的側壁上并且位于源/漏區與所述至少一個納米片之間。

本申請要求于2017年4月5日提交到韓國知識產權局的第10-2017-0044400號韓國專利申請的優先權的權益，該韓國專利申請的公開內容通過引用全部包含于此。

技術領域

本公開涉及一種半導體裝置，更具體地，涉及一種包括金屬氧化物半導體場效應晶體管(MOSFET)的半導體裝置。

背景技術

由于電子技術的發展，半導體裝置的尺寸的減小(例如，半導體裝置的縮小)正在迅速進行。為了增強縮小的半導體裝置的性能，可以減小寄生電容。因此，縮小的半導體裝置因具有優化的裝置結構或優化的裝置制造方法而受益，可以為了減小寄生電容來優化裝置結構和裝置制造方法。

發明內容

本公開提供了一種具有用于減小寄生電容的優化結構的半導體裝置。

根據本公開的一個方面，提供了一種半導體裝置，所述半導體裝置包括：鰭型有源區，從基底突出并且在第一方向上延伸；至少一個納米片，與鰭型有源區的上表面分隔開并且面對鰭型有源區的上表面，所述至少一個納米片具有溝道區；柵極，在鰭型有源區上沿與第一方向交叉的第二方向延伸并且圍繞所述至少一個納米片的至少一部分；源/漏區，在所述至少一個納米片的兩側上位于鰭型有源區上；源極/漏極保護層，位于所述至少一個納米片的側壁上并且位于源/漏區與所述至少一個納米片之間。

根據本公開的另一方面，提供了一種半導體裝置，所述半導體裝置包括：基底，具有有源區；至少一個納米片堆疊結構，與有源區的上表面分隔開并且面對有源區的上表面，所述至少一個納米片堆疊結構包括多個納米片，所述多個納米片均具有溝道區；柵極，在有源區上延伸以與有源區交叉并且覆蓋所述至少一個納米片堆疊結構，其中，柵極包括位于所述至少一個納米片堆疊結構上的主柵極部分和設置在所述多個納米片中的每個納米片下方的子柵極部分；柵極絕緣層，位于所述至少一個納米片堆疊結構與柵極之間；源/漏區，在所述至少一個納米片堆疊結構的兩側上位于有源區上；外間隔件，位于所述多個納米片上并覆蓋主柵極部分的側壁；內間隔件，位于源/漏區與柵極之間，并且位于所述多個納米片之間；源極/漏極保護層，位于所述至少一個納米片堆疊結構的側壁上并且位于源/漏區與所述至少一個納米片堆疊結構之間。

根據本公開的另一方面，提供了一種半導體裝置，所述半導體裝置包括：鰭型有源區，從基底突出并在第一方向上延伸；多個納米片，與鰭型有源區的上表面分隔開并且與鰭型有源區的上表面平行地彼此分隔開，所述多個納米片中的每個納米片具有溝道區；柵極，在鰭型有源區上沿與第一方向交叉的第二方向延伸并且圍繞所述多個納米片中的每個的至少一部分，其中，柵極包括位于至少一個納米片上的主柵極部分和設置在所述多個納米片與鰭型有源區之間的多個子柵極部分；柵極絕緣層，位于所述多個納米片與柵極之間；源/漏區，在所述至少一個納米片的相對的側上位于鰭型有源區上；內間隔件，位于源/漏區與子柵極部分之間并位于所述多個納米片之間；源極/漏極保護層，位于所述至少一個納米片的側壁上并位于源/漏區與所述至少一個納米片之間。

根據本公開的半導體裝置，接觸源/漏區的內間隔件包括在多個納米片之間的每個空間中，從而減小了柵極與源/漏區之間的寄生電容。

在本公開的半導體裝置中，源極/漏極保護層形成在多個納米片的側壁上，并且位于源/漏區與所述多個納米片之間。源極/漏極保護層可以防止在制造半導體裝置期間對源/漏區的損壞。

附圖說明

通過下面結合附圖進行的詳細描述，本公開的實施例將被更加清楚地理解，其中：