[發明專利]集成電路、以及用于設計集成電路的計算系統和方法

有效

• 申請號: 201711320090.2
• 申請日: 2017-12-12
• 公開（公告）號: CN108205602B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 元孝植;張銘洙;樸炫洙;曹多演
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F30/39
• 分類號: G06F30/39;G06F113/18
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

一種計算機實施的方法。標準單元基于定義集成電路(IC)的設計數據被放置。IC的布局通過執行無色布線來被生成，在三重圖案化光刻(TPL)層中的第一圖案至第三圖案通過該無色布線被布置在所放置的標準單元上。該布置基于空間約束。所生成的布局被存儲到計算機可讀存儲介質。空間約束定義第一圖案至第三圖案之間的最小空間。顏色違規在第一圖案至第三圖案之間不會發生。基于布局生成第一掩模、第二掩模和第三掩模。通過使用所生成的第一掩模、第二掩模和第三掩模來制造半導體器件。

技術領域

本發明構思的示例性實施例涉及集成電路、以及用于三重圖案化光刻(triplepatterning?lithography，TPL)的集成電路、用于設計集成電路的計算系統和計算機實施的方法、基于集成電路的半導體器件、以及制造半導體器件的方法。

背景技術

隨著半導體工藝技術的發展，集成電路的設計規則可能已經變得更加復雜，并且減小相鄰圖案的間隙的需求可能已經增長。考慮到圖案化分辨率，被包括在層中的多個圖案可以通過使用多個掩模而不是單個掩模來被形成。使用多個掩模的圖案化技術可以被稱為多重圖案化技術。例如，使用三個掩模的圖案化技術可以被稱為三重圖案化光刻(TPL)。為了應用TPL，可以執行顏色分解，從而可以對顏色分配給多個圖案。

發明內容

根據本發明構思的一個或多個示例性實施例，計算機實施的方法包括基于定義集成電路的設計數據來放置標準單元。該方法進一步包括通過執行無色布線來生成集成電路的布局，其中被包括在三重圖案化光刻(TPL)層中的第一圖案、第二圖案和第三圖案基于空間約束來被布置。第一圖案、第二圖案和第三圖案被布置在所放置的標準單元上。該方法還進一步包括將所生成的布局存儲到計算機可讀存儲介質。該方法還進一步包括基于布局生成第一掩模、第二掩模和第三掩模，以及通過使用所生成的第一掩模、第二掩模和第三掩模來制造半導體器件。空間約束定義第一圖案、第二圖案和第三圖案之間的最小空間。顏色違規基于空間約束來被確定。

本發明構思的一個或多個示例性實施例包括包含第一圖案至第三圖案的層。第一顏色至第三顏色分別被分配給第一圖案到第三圖案。第一圖案和第二圖案在第一方向上延伸并在第二方向上彼此相鄰。第二方向垂直于第一方向。第一圖案與第二圖案之間的空間基本等于或大于被分配不同的顏色的圖案之間的最小邊到邊空間。

根據本發明構思的一個或多個示例性實施例，計算機實施的方法包括基于定義集成電路的設計數據來放置標準單元。該方法進一步包括通過執行無色布線來生成集成電路的布局，其中被包括在三重圖案化光刻(TPL)層中的第一圖案、第二圖案和第三圖案基于空間約束來被布置。第一圖案、第二圖案和第三圖案被布置在所放置的標準單元上。該方法還進一步包括將所生成的布局存儲到計算機可讀存儲介質。該方法還包括將第一顏色、第二顏色和第三顏色分別分配給第一圖案、第二圖案和第三圖案。空間約束定義第一圖案、第二圖案和第三圖案中的兩個之間的最小空間。當第一圖案、第二圖案和第三圖案中的兩個之間的空間小于各自的空間約束時，指示顏色違規。該方法還進一步包括基于布局生成分別對應于第一顏色第二顏色和第三顏色的第一掩模、第二掩模和第三掩模，以及通過使用所生成的第一掩模、第二掩模和第三掩模來制造半導體器件。

附圖說明

通過參考附圖詳細描述本發明構思的示例性實施例，本發明構思的以上及其它特征將會更顯而易見，附圖中：

圖1是根據本發明構思的示例性實施例的制造半導體器件的方法的流程圖；

圖2A至圖2D是根據本發明構思的示例性實施例的用于描述三重圖案化光刻(TPL)的視圖；

圖3是根據本發明構思的示例性實施例的用于設計集成電路的計算系統的框圖；

圖4示出了被存儲在圖3的存儲器中的過程的示例；

圖5是根據本發明構思的示例性實施例的用于設計集成電路的計算系統的框圖；

圖6是根據本發明構思的示例性實施例的設計集成電路的方法的流程圖；