[發明專利]高度靈活的性能計數器和系統調試模塊

有效

• 申請號: 201711317586.4
• 申請日: 2017-12-12
• 公開（公告）號: CN108228419B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: L.H.魯賓;D.C.坦嫩鮑姆
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F11/30
• 分類號: G06F11/30;G06F11/34
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

根據一個總體方面，一種裝置可以包括多個性能和調試監視電路(PDMC)。每個性能和調試監視電路(PDMC)可以包括輸入級、組合級和計數器。輸入級可以被配置為接收多個輸入信號，其中輸入信號包括：來自其他性能和調試監視電路的信號、來自組合邏輯電路的信號、以及配置值。組合級可以被配置為對輸入信號的所選子集執行一個或多個邏輯運算。計數器可以被配置為至少部分地基于組合級的結果而遞增。

對相關申請的交叉引用

本申請根據35U.S.C.§119要求于2016年12月12日提交的題為“HIGHLY?FLEXIBLEPERFORMANCE?COUNTER?AND?SYSTEM?DEBUG?MODULE”的序列號為No.62/433,027的臨時專利申請的優先權。謹此通過引用并入此在先提交的申請的主題。

技術領域

本公開涉及性能監視和可調試性設計(DFD)，并且更具體地涉及高度靈活的性能計數器和系統調試模塊。

背景技術

圖形處理單元(GPU)，有時被稱為視覺處理單元(VPU)，是專門的電子電路，被設計為快速操縱和改變存儲器以加速幀緩沖器中圖像的創建，以便輸出到顯示設備。GPU偶爾用于嵌入式系統、移動電話、個人計算機、工作站和游戲機。有時它們是獨立的集成電路，而其他時候它們被并入到更大的設備(諸如片上系統(SoC))中?，F代GPU在操作計算機圖形和圖像處理方面非常高效，并且高度并行的結構使得它們比并行處理大塊數據的程序的通用CPU更高效。

在計算機中，硬件性能計數器或性能監視單元(PMU)通常是內置于現代微處理器中的一組專用寄存器，用于存儲計算機系統內的硬件相關活動的計數。與軟件分析器相比，硬件計數器提供低開銷訪問有關CPU功能單元、緩存和主存儲器的大量詳細性能信息。

可測性設計(Design?for?testing?or?design?for?testability，DFT)由集成電路(IC)設計技術組成，這些技術為硬件產品設計增加了可測試性特征。這些增加的特征使得對設計的硬件開發和應用制造測試更加容易。制造測試的目的通常是驗證產品硬件不包含可能對產品正常運行產生不利影響的制造缺陷。

除了用于制造“通過/沒通過(go/no?go)”測試之外，該特征還可以用于“調試”芯片設計。在這種情況下，芯片以正常或功能模式運行(例如，計算機或移動電話芯片可能運行匯編語言指令)。在任何時候，芯片可能被重新配置為“測試模式”。此時可以通過使用DFT特征將全部或部分內部狀態轉儲(dump?out)或設置為任何期望值。DFT輔助調試的另一個用途包括在初始狀態下掃描所有存儲器元件，然后返回到功能模式以執行系統調試。其優點是在無需經過許多時鐘周期的情況下使系統處于已知狀態。DFT特征的使用以及時鐘控制電路是一個相關的邏輯設計分支，稱為“可調試性設計”或“調試設計”(DFD)。

發明內容

根據一個總體方面，一種裝置可以包括多個性能和調試監視電路(PDMC)。每個性能和調試監視電路(PDMC)可以包括輸入級、組合級和計數器。輸入級可以被配置為接收多個輸入信號，其中輸入信號包括：來自其他性能和調試監視電路的信號、來自組合邏輯電路的信號、以及配置值。組合級可以被配置為對輸入信號的所選子集執行一個或多個邏輯運算。計數器可以被配置為至少部分地基于組合級的結果而遞增。

根據另一總體方面，一種系統可以包括圖形處理電路和多個性能和調試監視電路(PDMC)。圖形處理電路可以被配置為操縱和改變存儲器中的數據以創建用于輸出到顯示器設備的圖像，該圖像處理電路包括多個組合邏輯電路。每個性能和調試監視電路(PDMC)可以包括輸入級、組合級和計數器。輸入級可以被配置為接收多個輸入信號，其中輸入信號包括：來自其他性能和調試監視電路的信號、來自組合邏輯電路的信號、以及配置值。組合級可以被配置為對輸入信號的所選子集執行一個或多個邏輯運算。計數器可以被配置為至少部分地基于組合級的結果而遞增。