[發明專利]FPGA頂層網表的創建方法、裝置、計算機設備及介質

有效

• 申請號: 201711309444.3
• 申請日: 2017-12-11
• 公開（公告）號: CN107944183B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 劉蒲霞
• 申請（專利權）人: 深圳市紫光同創電子有限公司
• 主分類號: G06F30/343
• 分類號: G06F30/343
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 劉貽盛

本發明實施例提供一種FPGA頂層網表的創建方法、裝置、計算機設備及介質，屬于現場可編程門陣列FPGA技術領域。該FPGA頂層網表的創建方法，該方法包括：根據預先定義的劃分標準，將若干個單元電子器件劃分為同一模塊；將劃分的該模塊映射到格點單元；根據該單元電子器件的實際連線及功能，驗證該格點單元中的模塊與該若干個單元電子器件的對等性；當驗證的該對等性為完全對等時，將所有該格點單元定義為頂層網表。本申請可以保證軟件層面的頂層網表與硬件上的電子器件的一致性，減少了后期使用時由于軟件網表的設計與硬件設備不一致消耗的調整時間，提高了整體的研發效率。

技術領域

本發明涉及現場可編程門陣列FPGA技術領域，特別是涉及一種FPGA頂層網表的創建方法、裝置、計算機設備及介質。

背景技術

FPGA(Field-Programmable Gate Array)現場可編程門陣列是在PAL(Programmable Array Logic，可編程陣列邏輯)、CPLD(Complex Programmable LogicDevice，復雜可編程邏輯器件)等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路ASIC領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

FPGA的研發分為芯片硬件研發和軟件開發工具的研發，芯片硬件研發過程中，涉及到硬件全芯片功能網表的生成以及驗證等工作，而軟件開發工具的研發包含布局布線以及位流文件生成等過程，軟件開發工具的研發前提是需要有正確的軟件網表。

由于在傳統技術中，軟件網表的創建是在硬件設計完成之后定義的，對于硬件設備和軟件網表功能一致性難以保證，當軟件網表的設計與硬件設備不一致時，問題的發現及調整都比較費時費力，降低了研發效率。

發明內容

本發明實施例提供一種FPGA頂層網表的創建方法、裝置、計算機設備及介質，可以保證硬件設備和軟件網表功能的一致性，從而提高研發效率。

本發明解決上述技術問題所采用的技術方案如下：

根據本發明的一個方面提供的一種FPGA頂層網表的創建方法，該方法包括：

根據預先定義的劃分標準，將若干個單元電子器件劃分為同一模塊；

將劃分的該模塊映射到格點單元；

根據該單元電子器件的實際連線及功能，驗證該格點單元中的模塊與該若干個單元電子器件的對等性；

當驗證的該對等性為完全對等時，將所有該格點單元定義為頂層網表。

在其中的一個實施例中，該將所有該格點單元定義為頂層網表的步驟包括：

定義該頂層網表的表名及每個該格點單元的坐標。

在其中的一個實施例中，在該將若干個單元電子器件劃分為同一模塊的步驟之后，該方法還包括：

將劃分的同一模塊通過不同層級的表述分別進行定義；

該將劃分的該模塊映射到格點單元的步驟包括：

將劃分的該模塊映射到對應層級下的格點單元；

驗證不同層級中該格點單元中的同一模塊的對等性；

當不同層級中該格點單元中的同一模塊的對等性為完全對等時，分別將每個層級下的該所有格點單元定義為頂層網表。

在其中的一個實施例中，該驗證該格點單元中的模塊與該若干個單元電子器件的對等性的步驟包括：

按照層級由低到高的順序，分別驗證相鄰層級中同一模塊的對等性，該不同層級中的最低層級為該單元電子器件所對應的層級。