[發明專利]在FDSOI技術中產生本地振蕩器訊號的數字倍頻器

在審

• 申請號: 201711308359.5
• 申請日: 2017-12-11
• 公開（公告）號: CN108233871A
• 公開（公告）日: 2018-06-29
• 發明（設計）人: 阿貝拉特·貝拉爾;亞若·巴拉薩伯拉馬尼彥
• 申請（專利權）人: 格芯公司
• 主分類號: H03B19/14
• 分類號: H03B19/14
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及在FDSOI技術中產生本地振蕩器訊號的數字倍頻器，其中，一種無變壓器式DFM裝置包含：一輸入，接收為一輸入訊號的一整數倍數的數個訊號；一邊緣偵測器，提供比較該輸入訊號與一回饋訊號的一量子化或一狀態輸出；一狀態機，具有數個計數器及抽選電路以提供一數字化輸出給調諧該等輸入/輸出訊號間的延遲的一DAC；一DLL，用于從該輸入訊號產生形成一邊緣組合器的一輸入的數個延遲訊號，其中，該邊緣組合器從該DLL取得不同的相位以產生一倍增輸出訊號；一第一DAC，從該狀態機取得該訊號且提供一控制給該DLL的一供電電路以通過一供電電壓來調整一延遲；一第二DAC，從該狀態機取得一訊號且提供控制給該DLL的一背柵極電路以調整該延遲。

技術領域

本揭示內容是有關用于任何無線系統的本地振蕩器產生解決方案的VCO頻率整數倍增裝置，例如吾等在本揭示內容中利用具有數字調諧式延遲鎖定回路(DLL)的數字倍頻(DFM)技術應用它于無線局域網絡(WLAN)技術。

背景技術

射頻(RF)及鎖相RF訊號在WLAN技術中是使用于收發器。這些應用利用例如鎖相回路(PLL)及延遲鎖定回路(DLL)的控制系統產生輸出訊號以響應給定輸入訊號。PLL及DLL技術使用于各種不同電子應用，包括頻率產生、時間同步及倍頻。DLL控制壓控延遲線(voltage-controlled delay line)，且可用來改變頻率訊號的相位以調整輸出訊號的時序特性。PLL控制壓控振蕩器以便使它的頻率(或是它的一些導數)與參考訊號呈相位(及頻率)鎖定。

壓控振蕩器(VCO)為經設計成可由電壓輸入控制彼的振蕩頻率的電子振蕩器。在習知非Wi-Fi倍頻應用中，這些VCO頻率為實際接收器或發送器頻率的整數倍數。Wi-Fi及WLAN應用的習知訊號倍頻法涉及使用直接轉換接收器(RX)或直接發射發送器(TX)，其利用有混頻器(mixer)的本地振蕩器(LO)以形成這些頻率。在Wi-Fi應用中，功率放大器(PA)整合于收發器(TRX)中，且因此，實際RF與合成LO頻率之間需要非整數關系以避免牽引效應(pulling effect)，在此PA的輸出及其諧波會影響LO頻率。在這兩種習知應用中，若需要越高的VCO或LO頻率(例如，9.65至11.65GHz)，則在發送器與接收器之間的PLL、VCO/LO及多輸入多輸出(MIMO)電路中達到該頻率所需的功率就越高。

這些習知Wi-Fi應用的倍頻也可使用基于混頻器(mixer)的倍增器，其利用變壓器。此基于混頻器的倍增器減少VCO(例如，3.2-3.9GHz)頻率從而減少耗電量。另外，由于基于混頻器的辦法使用變壓器，因此電路仍會被與功率放大器(PA)耦合的諧波(harmonic)影響。就多輸入多輸出(MIMO)應用而言，基于變壓器的倍增器，如果位在接收器或發送器中，則也可能會以顯著的面積成本重復。如果倍增器較靠近VCO，則必須路由較高的倍頻訊號至多個接收器或發送器且會增加裝置的功率要求。

除基于混頻器的辦法外，可使用DLL，但是通常與模擬電荷泵(ACP)及低通濾波器(LPF)組成一對。此模擬辦法大幅增加晶粒面積(die area)，而本揭示內容利用數字校準及調諧技術來移除ACP及LPF。