[發(fā)明專利]在FDSOI技術中產(chǎn)生本地振蕩器訊號的數(shù)字倍頻器

在審

• 申請?zhí)枺?/td>: 201711308359.5
• 申請日: 2017-12-11
• 公開（公告）號: CN108233871A
• 公開（公告）日: 2018-06-29
• 發(fā)明（設計）人: 阿貝拉特·貝拉爾;亞若·巴拉薩伯拉馬尼彥
• 申請（專利權）人: 格芯公司
• 主分類號: H03B19/14
• 分類號: H03B19/14
• 代理公司: 北京戈程知識產(chǎn)權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種無變壓器式數(shù)字倍頻器(DFM)裝置，其包含：

一輸入，接收一RF_IN訊號以及為該RF_IN訊號的一整數(shù)倍數(shù)的一RF_OUT輸出訊號；

一邊緣偵測器，提供比較該RF_IN訊號與一RF_FB訊號以判定該RF_FB訊號領先或者是落后該RF_IN訊號的一量子化或一狀態(tài)輸出；

一狀態(tài)機，具有數(shù)個計數(shù)器及抽選電路以提供一數(shù)字化輸出給調(diào)諧該RF_IN訊號與該RF_OUT訊號間的延遲的一數(shù)字模擬轉(zhuǎn)換器(DAC)；

一數(shù)字延遲鎖定回路(DLL)，用于從該RF_IN訊號產(chǎn)生形成一邊緣組合器的一輸入的數(shù)個延遲訊號，其中，該邊緣組合器從該DLL取得不同的相位以產(chǎn)生一RF_IN倍增輸出訊號作為一第二RF_OUT訊號；

一第一DAC，從該狀態(tài)機取得該數(shù)字字組且提供一模擬控制給該DLL的一供電電路以通過一供電電壓來調(diào)整一延遲；以及

一第二DAC，從該狀態(tài)機取得一數(shù)字字組且提供模擬控制給該DLL的一背柵極電路以通過一背柵極電壓來調(diào)整該延遲。

2.如權利要求1所述的DFM裝置，還包含一Wi-Fi發(fā)送器/接收器。

3.如權利要求1所述的DFM裝置，其中，變化該供電電壓以改變在該DLL中的至少一延遲單元的一輸出時間延遲以同步該RF_OUT訊號與該RF_IN訊號。

4.如權利要求1所述的DFM裝置，其中，該DLL的該輸出時間延遲也為該背柵極電壓的一函數(shù)。

5.如權利要求4所述的DFM裝置，其中，變化該背柵極電壓也改變在該DLL中的至少一延遲單元的一輸出時間延遲以同步該RF_OUT訊號與該RF_IN訊號。

6.如權利要求1所述的DFM裝置，其中，該狀態(tài)機還處理該邊緣偵測器的一輸出以提供驅(qū)動該等DAC的一量子化輸出集合。

7.如權利要求1所述的DFM裝置，還包含含有一系列的計數(shù)器及一系列的抽選電路的狀態(tài)機以便提供驅(qū)動該等DAC的該量子化輸出集合。

8.如權利要求1所述的DFM裝置，其中，使用使用一背柵極的全空乏絕緣體上覆硅(FD-SOI)技術實作該DFM裝置。

9.如權利要求1所述的DFM裝置，其中，使用具有有一塊體層的一裝置的部分空乏絕緣體上覆硅(PD-SOI)技術實作該DFM裝置。

10.一種使用數(shù)字倍頻進行低功率可縮放本地振蕩器頻率產(chǎn)生的方法，其包含：

在一邊緣偵測器接收一RF_IN訊號與一RF_FB訊號；

產(chǎn)生判定該RF_FB訊號領先或者是落后該RF_IN訊號的一量子化輸出；

用一數(shù)字延遲鎖定回路(DLL)產(chǎn)生由延遲訊號組成的一第一集合，該數(shù)字延遲鎖定回路(DLL)從該RF_IN訊號產(chǎn)生由不同相位組成的一集合作為一邊緣組合器的輸入，其中，該邊緣組合器從該數(shù)字DLL取得不同的相位且產(chǎn)生被稱為一RF_OUT訊號的一RF_IN訊號整數(shù)倍增輸出；以及

該數(shù)字DLL的一輸出時間延遲為一供電電壓及一背柵極電壓的一函數(shù)，以及其中，變化該供電電壓或背柵極電壓以改變一DLL訊號集合的輸出時間延遲。

11.如權利要求10所述的方法，其中，該數(shù)字DLL的該輸出時間延遲也為一背柵極電壓的一函數(shù)。

12.如權利要求11所述的方法，其中，變化該背柵極電壓也改變該RF_IN訊號的一輸出時間延遲以產(chǎn)生由多個相位組成的集合用于該邊緣組合器。

13.如權利要求10所述的方法，還包含調(diào)整該RF_IN訊號及該RF_OUT訊號的電壓。

14.如權利要求10所述的方法，還包含在一Wi-Fi發(fā)送器/接收器中的一應用。