[發(fā)明專利]一種半導體器件

在審

• 申請?zhí)枺?/td>: 201711307938.8
• 申請日: 2017-12-11
• 公開（公告）號: CN107863391A
• 公開（公告）日: 2018-03-30
• 發(fā)明（設計）人: 羅艷
• 申請（專利權(quán)）人: 四川九鼎智遠知識產(chǎn)權(quán)運營有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/40
• 代理公司: 成都九鼎天元知識產(chǎn)權(quán)代理有限公司51214
• 代理人: 詹永斌

技術(shù)領(lǐng)域

本發(fā)明涉及半導體技術(shù)領(lǐng)域，特別是涉及一種半導體器件。

背景技術(shù)

半導體器件工作在高源漏電壓下時，其柵極靠近漏極一端附近會形成高電場尖峰，這種局部區(qū)域的高電場可以引起非常大的柵極泄漏電流，從而容易降低器件的擊穿電壓，最終可能導致有源區(qū)發(fā)生擊穿使得器件失效。

為了防止器件被擊穿，目前廣泛使用的方法是采用場板結(jié)構(gòu)，即在柵極靠漏端一側(cè)放置一個場板，場板通常與源極或柵極相連，在柵漏區(qū)域產(chǎn)生一個附加電勢，增加了耗盡區(qū)的面積，提高了耗盡區(qū)的耐壓，并且該場板對柵漏區(qū)域的電場線分布進行了調(diào)制，尤其是對柵極近漏端邊緣的密集電場線進行了有效的調(diào)制，使得電場線分布更加均勻，以此來降低柵極近漏端邊緣的電場，減小柵極泄露電流，提高器件的擊穿電壓。

但是在這樣的場板結(jié)構(gòu)中，場板都是直接覆蓋在介質(zhì)層上面的，而介質(zhì)層一般比較薄，此時場板與柵極金屬距離非常接近，并且大面積的場板金屬與其下方的柵極完全交疊，寄生柵源電容與場板同柵極金屬的距離成反比，與場板同柵極金屬的交疊面積成正比，再加上介質(zhì)層的介電常數(shù)相對較大，所以器件工作過程中會產(chǎn)生很大的寄生柵源電容，導致器件頻率特性變差。雖然增加場板下方的介質(zhì)層的厚度可以減小寄生柵源電容，但介質(zhì)層的厚度增加后源場板對柵漏區(qū)域的電場調(diào)制效果就會變?nèi)酰赡苁ゲ捎脠霭褰Y(jié)構(gòu)的意義。

發(fā)明內(nèi)容

本發(fā)明主要解決的技術(shù)問題是提供一種半導體器件，能夠提高器件的擊穿電壓。

為解決上述技術(shù)問題，本發(fā)明采用的一個技術(shù)方案是：提供一種半導體器件，包括：P型襯底；隔離層，所述隔離層位于所述P型襯底上；N型硅層，所述N型硅層位于所述隔離層上；P型阱，所述P型阱位于所述N型硅層一側(cè)的所述隔離層上；N型阱，所述N型阱位于所述N型硅層另一側(cè)的所述隔離層上；源極，所述源極位于所述P型阱上；漏極，所述漏極位于所述N型阱上；氧化層，所述氧化層位于所述N型硅層上；第一介質(zhì)層，所述第一介質(zhì)層覆蓋所述源極和漏極之間的所述氧化層、P型阱和N型阱；第二介質(zhì)層，所述第二介質(zhì)層覆蓋所述源極和漏極之間的所述第一介質(zhì)層，所述第二介質(zhì)層上設有凹槽，所述凹槽內(nèi)形成有柵極；金屬拱形場板，所述金屬拱形場板跨過所述柵極，且所述金屬拱形場板的一端與源極連接，另一端搭接在所述柵極與所述漏極之間的第二介質(zhì)層上；其中，所述第一介質(zhì)層內(nèi)具有位于下層的多個半絕緣電阻極板和位于上層的多個導體極板，所述多個半絕緣電阻極板和所述多個導體極板均橫向間隔排列，且任意一個所述半絕緣電阻極板與上層相鄰的一個導體極板垂直連接，與上層相鄰的另一個導體極板構(gòu)成電容器，位于左右最外側(cè)的兩個導體極板分別與所述P型阱和N型阱垂直連接。

優(yōu)選的，所述多個半絕緣電阻極板設于所述氧化層上表面。

優(yōu)選的，相鄰兩個半絕緣電阻極板的間距為2微米。

優(yōu)選的，所述柵極與所述漏極之間的第二介質(zhì)層上埋設有金屬柱，所述金屬拱形場板與所述第二介質(zhì)層搭接的一端與所述金屬柱固定連接。

優(yōu)選的，所述柵極的截面形狀為T形。

本發(fā)明的有益效果是：區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明通過設置跨設柵極的金屬拱形場板，并且在金屬拱形場板下方的介質(zhì)層中設置橫向排列的多個半絕緣電阻極板和多個導體極板，任意一個半絕緣電阻極板與上層相鄰的一個導體極板垂直連接，與上層相鄰的另一個導體極板構(gòu)成電容器，這樣，不僅金屬拱形場板與柵電極的距離變大，而且高電場的能量會分散在多個電容器中，從而能夠提高器件的擊穿電壓。

附圖說明

圖1是本發(fā)明實施例提供的半導體器件的剖視結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發(fā)明的一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

參閱圖1，是本發(fā)明實施例提供的半導體器件的剖視結(jié)構(gòu)示意圖。本發(fā)明實施例的半導體器件包括P型襯底10、隔離層20、N型硅層30、P型阱31、N型阱32、源極41、漏極42、氧化層50、第一介質(zhì)層60、第二介質(zhì)層70和金屬拱形場板80。隔離層20起隔離作用，P型襯底10可以使用重摻雜。由于P型襯底10被隔離層20與其余部分隔離開，所以對器件的擊穿特性影響很小。