[發(fā)明專利]一種基于碳硅融合技術(shù)的加解密芯片

有效

• 申請?zhí)枺?/td>: 201711304072.5
• 申請日: 2017-12-11
• 公開（公告）號(hào): CN108038394B
• 公開（公告）日: 2021-04-30
• 發(fā)明（設(shè)計(jì)）人: 程旭;韓曉磊;陸俊林;李群;李寧
• 申請（專利權(quán)）人: 北京北大眾志微系統(tǒng)科技有限責(zé)任公司
• 主分類號(hào): G06F21/72
• 分類號(hào): G06F21/72;H01L23/00
• 代理公司: 北京科迪生專利代理有限責(zé)任公司 11251
• 代理人: 楊學(xué)明;顧煒

本發(fā)明涉及一種基于碳硅融合技術(shù)的加解密芯片，包括硅基晶體管加解密算法電路和碳納米晶體管密鑰注入存儲(chǔ)電路。其中，所述的硅基晶體管加解密算法電路是以硅為襯底的硅基集成電路，所述的碳納米晶體管密鑰注入存儲(chǔ)電路疊加在硅基集成電路上。本發(fā)明提供的基于碳硅融合技術(shù)的加解密芯片，在硅基集成電路上二次集成碳納米晶體管電路，通過碳納米管電路實(shí)現(xiàn)加解密芯片密鑰的注入存儲(chǔ)；進(jìn)一步的，利用碳納米晶體管的特性，增加密鑰破解難度，同時(shí)可實(shí)現(xiàn)密鑰存儲(chǔ)電路的自毀，提升加解密芯片的安全性。

技術(shù)領(lǐng)域

本發(fā)明涉及電子電路技術(shù)領(lǐng)域，尤其涉及一種基于碳硅融合技術(shù)的加解密芯片。

背景技術(shù)

隨著硅基集成電路工藝的飛速發(fā)展，諸多復(fù)雜的加解密算法可以實(shí)現(xiàn)在硅基集成電路上，但現(xiàn)有利用OTP技術(shù)(一次性編程寫入技術(shù))技術(shù)或FLASH技術(shù)(閃存技術(shù))的硅基電路實(shí)現(xiàn)密鑰注入存儲(chǔ)的加解密電路模式存在很多工藝限制，比如在部分先進(jìn)工藝中無法實(shí)現(xiàn)OTP和FLASH工藝，需要購買單獨(dú)的OTP/FLASH模塊授權(quán)，且容易通過對硅基集成電路的反向工程分析獲得存儲(chǔ)密鑰。

發(fā)明內(nèi)容

本發(fā)明針對在現(xiàn)有的硅基電路中實(shí)現(xiàn)密鑰注入存儲(chǔ)的加解密電路的工藝限制，提出了一種基于碳硅融合技術(shù)的加解密芯片，通過碳納米晶體管集成電路與硅基集成電路的二次集成，實(shí)現(xiàn)加解密芯片密鑰的注入存儲(chǔ)，進(jìn)一步的根據(jù)碳納米晶體管的特性，增加密鑰的安全性。

本發(fā)明提供了一種基于碳硅融合技術(shù)的加解密芯片，包括硅基晶體管加解密算法電路、碳納米晶體管密鑰注入存儲(chǔ)電路。其中，所述的硅基晶體管加解密算法電路是以硅為襯底的硅基集成電路；所述的碳納米晶體管密鑰注入存儲(chǔ)電路設(shè)置在碳納米晶體管集成電路中，注入存儲(chǔ)不同的密鑰；所述的碳納米晶體管集成電路疊加在硅基集成電路上，進(jìn)行二次集成。本發(fā)明提供的加解密芯片利用硅基集成電路實(shí)現(xiàn)相對復(fù)雜的加解密功能，利用碳納米晶體管電路實(shí)現(xiàn)相對簡單但需要保密的密鑰注入存儲(chǔ)功能。

優(yōu)選地，上述基于碳硅融合技術(shù)的加解密芯片中，在硅基集成電路的裸芯片鈍化層之上進(jìn)行平坦化，生成水毀性薄膜，在水毀性薄膜之上生成碳納米晶體管集成電路，在碳納米晶體管集成電路上形成碳納米晶體管密鑰注入存儲(chǔ)電路，實(shí)現(xiàn)可變密鑰的注入和存儲(chǔ)。水毀性薄膜可以實(shí)現(xiàn)芯片開蓋后遇水汽變形，導(dǎo)致密鑰不可以通過開蓋的方式被測量到。

優(yōu)選地，上述基于碳硅融合技術(shù)的加解密芯片中，碳納米晶體管集成電路分為功能區(qū)和非功能區(qū)，所述功能是指密鑰注入存儲(chǔ)功能，所述碳納米晶體管密鑰注入存儲(chǔ)電路位于功能區(qū)；非功能區(qū)由多層無關(guān)功能的碳納米晶體管組成，覆蓋在功能區(qū)之上。利用碳納米晶體管可堆疊生長的特性，在功能性碳納米晶體管之上疊加覆蓋多層非功能的碳納米晶體管，從而急劇加大通過觀測分析電路圖形來分析得到密鑰的難度，防止反向工程獲取密鑰。

優(yōu)選地，上述基于碳硅融合技術(shù)的加解密芯片中，碳納米晶體管集成電路中的碳納米晶體管通過引線鍵合或硅通孔實(shí)現(xiàn)碳納米晶體管集成電路與硅基電路集成電路的互連。通過普通的引線鍵合、硅通孔等片上互連技術(shù)完成硅基加解密算法電路同碳納米晶體管電路的互連，之后進(jìn)行芯片封裝。

優(yōu)選地，上述基于碳硅融合技術(shù)的加解密芯片中，碳納米晶體管集成電路疊加在硅基集成電路上，進(jìn)行二次集成，之后進(jìn)行集成電路封裝，使得碳納米晶體管密鑰注入存儲(chǔ)電路封裝在所述加解密芯片內(nèi)部，使得加解密算法電路同密鑰集成在同一芯片內(nèi)部，無法從芯片外部電路獲得存儲(chǔ)的密鑰。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于：

(1)可以適用于目前絕大多數(shù)硅基集成電路工藝(而現(xiàn)有利用OTP/FLASH等技術(shù)的密鑰注入電路依賴于相關(guān)工藝支持，很多先進(jìn)工藝尚未支持OTP/FLASH技術(shù))。

(2)進(jìn)一步地，本發(fā)明提供的加解密芯片利用碳納米晶體管可堆疊生長的特性，在功能碳納米晶體管上疊加覆蓋多層非功能的碳納米晶體管，從而急劇加大通過觀測分析電路圖形來分析得到密鑰的難度，防止反向工程獲取密鑰。