[發(fā)明專利]半導(dǎo)體功率器件、半導(dǎo)體功率器件的終端結(jié)構(gòu)及其制作方法

在審

• 申請?zhí)枺?/td>: 201711299190.1
• 申請日: 2017-12-08
• 公開（公告）號: CN108039361A
• 公開（公告）日: 2018-05-15
• 發(fā)明（設(shè)計）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 深圳市晶特智造科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 深圳市蘭鋒知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44419
• 代理人: 曹明蘭

本發(fā)明提供一種半導(dǎo)體功率器件、半導(dǎo)體功率器件的終端結(jié)構(gòu)及其制作方法。所述終端結(jié)構(gòu)包括N型襯底、形成于所述N型襯底表面的第一P型注入?yún)^(qū)、形成于所述N型襯底及第一P型注入?yún)^(qū)表面的N型外延層、形成于所述N型外延層表面的溝槽、形成于所述溝槽表面的P型擴(kuò)散區(qū)域、形成于所述溝槽底部且貫穿所述N型外延層及所述P型擴(kuò)散區(qū)域的通孔、形成于所述P型擴(kuò)散區(qū)表面及所述通孔孔壁的氧化硅層、及形成于所述氧化硅層及所述第一P型注入?yún)^(qū)表面且位于所述通孔及所述溝槽中的多晶硅層。

【技術(shù)領(lǐng)域】

本發(fā)明涉及半導(dǎo)體器件制造技術(shù)領(lǐng)域，特別地，涉及一種半導(dǎo)體功率器件、半導(dǎo)體功率器件的終端結(jié)構(gòu)及其制作方法。

【背景技術(shù)】

目前，半導(dǎo)體功率器件已經(jīng)越來越廣泛的使用。舉例來說，溝槽型垂直雙擴(kuò)散場效應(yīng)晶體管(VDMOS)，其漏源兩極分別在器件的兩側(cè),使電流在器件內(nèi)部垂直流通,增加了電流密度,改善了額定電流,單位面積的導(dǎo)通電阻也較小，是一種用途非常廣泛的功率器件。超結(jié)MOSFET則是利用復(fù)合緩沖層里面交替的N柱和P柱進(jìn)行電荷補(bǔ)償,使P區(qū)和N區(qū)相互耗盡,形成理想的平頂電場分布和均勻的電勢分布,從而達(dá)到提高擊穿電壓并降低導(dǎo)通電阻的目的的半導(dǎo)體功率器件。

對于以上半導(dǎo)體功率器件，要達(dá)到理想的效果,其前提條件就是器件的電荷平衡。因此,制作半導(dǎo)體功率器件的終端結(jié)構(gòu)的超結(jié)技術(shù)從誕生開始,它的制造工藝就是圍繞如何制造電荷平衡的N柱和P柱進(jìn)行的。目前使用的制造技術(shù)主要有：多次外延和注入技術(shù)，深槽刻蝕和填槽等技術(shù)。

具體來說，半導(dǎo)體功率器件的最重要性能就是阻斷高壓，器件經(jīng)過設(shè)計可以在PN結(jié)，金屬-半導(dǎo)體接觸，MOS界面的耗盡層上承受高壓，隨著外加電壓的增大，耗盡層電場強(qiáng)度也會增大，最終超過材料極限出現(xiàn)雪崩擊穿。在器件邊緣耗盡區(qū)電場曲率增大，會導(dǎo)致電場強(qiáng)度比管芯內(nèi)部大，在電壓升高的過程中管芯邊緣會早于管芯內(nèi)部出現(xiàn)雪崩擊穿，為了最大化器件的性能，需要在器件邊緣設(shè)計分壓結(jié)構(gòu)，減少有源區(qū)(也稱為元胞區(qū))邊緣PN結(jié)的曲率，使耗盡層橫向延伸，增強(qiáng)水平方向的耐壓能力，使器件的邊緣和內(nèi)部同時發(fā)生擊穿。特別是，半導(dǎo)體功率器件的截止環(huán)在終端結(jié)構(gòu)的分壓區(qū)域和劃片道之間，分布在器件的外圍，為實現(xiàn)器件的高可靠性要求，其在半導(dǎo)體功率器件上是不可缺少的。

然而，目前的半導(dǎo)體功率器件的終端結(jié)構(gòu)可能存在的缺點是：表面氧化層的界面電荷會對器件表面電勢產(chǎn)生很大影響，影響分壓效果，使擊穿電壓降低。同時反向時PN結(jié)反偏形成耗盡區(qū)面積較大，隨之而來寄生電容會增加器件的開關(guān)損耗。

【發(fā)明內(nèi)容】

針對現(xiàn)有方法的不足，本發(fā)明提出了一種半導(dǎo)體功率器件、半導(dǎo)體功率器件的終端結(jié)構(gòu)及其制作方法。

一種半導(dǎo)體功率器件的終端結(jié)構(gòu)，其包括N型襯底、形成于所述N型襯底表面的第一P型注入?yún)^(qū)、形成于所述N型襯底及第一P型注入?yún)^(qū)表面的N型外延層、形成于所述N型外延層表面的溝槽、形成于所述溝槽表面的P型擴(kuò)散區(qū)域、形成于所述溝槽底部且貫穿所述N型外延層及所述P型擴(kuò)散區(qū)域的通孔、形成于所述P型擴(kuò)散區(qū)表面及所述通孔孔壁的氧化硅層、及形成于所述氧化硅層及所述第一P型注入?yún)^(qū)表面且位于所述通孔及所述溝槽中的多晶硅層。

在一種實施方式中，所述半導(dǎo)體功率器件的終端結(jié)構(gòu)還包括第二P型注入?yún)^(qū)，所述第二P型注入?yún)^(qū)形成于所述N型外延層表面且鄰近所述溝槽，所述氧化硅層還延伸至所述第二P型注入?yún)^(qū)的表面，所述多晶硅層的至少部分還位于所述第二P型注入?yún)^(qū)表面。

在一種實施方式中，所述半導(dǎo)體功率器件的終端結(jié)構(gòu)還包括N型注入?yún)^(qū)，所述N型注入?yún)^(qū)形成于所述溝槽遠(yuǎn)離所述第二P型注入?yún)^(qū)的一側(cè)的N型外延層表面，所述氧化硅層還延伸至所述N型注入?yún)^(qū)表面，所述多晶硅層的至少部分還位于所述N型注入?yún)^(qū)表面。

在一種實施方式中，所述第二P型注入?yún)^(qū)與所述P型擴(kuò)散區(qū)域接觸。

在一種實施方式中，所述N型注入?yún)^(qū)與所述P型擴(kuò)散區(qū)域之間具有間隔。