[發明專利]半導體功率器件、半導體功率器件的終端結構及其制作方法

在審

• 申請號: 201711299190.1
• 申請日: 2017-12-08
• 公開（公告）號: CN108039361A
• 公開（公告）日: 2018-05-15
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 深圳市晶特智造科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 深圳市蘭鋒知識產權代理事務所(普通合伙) 44419
• 代理人: 曹明蘭

1.一種半導體功率器件的終端結構，其特征在于：所述終端結構包括N型襯底、形成于所述N型襯底表面的第一P型注入區、形成于所述N型襯底及第一P型注入區表面的N型外延層、形成于所述N型外延層表面的溝槽、形成于所述溝槽表面的P型擴散區域、形成于所述溝槽底部且貫穿所述N型外延層及所述P型擴散區域的通孔、形成于所述P型擴散區表面及所述通孔孔壁的氧化硅層、及形成于所述氧化硅層及所述第一P型注入區表面且位于所述通孔及所述溝槽中的多晶硅層。

2.如權利要求1所述的半導體功率器件的終端結構，其特征在于：所述半導體功率器件的終端結構還包括第二P型注入區，所述第二P型注入區形成于所述N型外延層表面且鄰近所述溝槽，所述氧化硅層還延伸至所述第二P型注入區的表面，所述多晶硅層的至少部分還位于所述第二P型注入區表面。

3.如權利要求2所述的半導體功率器件的終端結構，其特征在于：所述半導體功率器件的終端結構還包括N型注入區，所述N型注入區形成于所述溝槽遠離所述第二P型注入區的一側的N型外延層表面，所述氧化硅層還延伸至所述N型注入區表面，所述多晶硅層的至少部分還位于所述N型注入區表面。

4.如權利要求3所述的半導體功率器件的終端結構，其特征在于：所述第二P型注入區與所述P型擴散區域接觸。

5.如權利要求3所述的半導體功率器件的終端結構，其特征在于：所述N型注入區與所述P型擴散區域之間具有間隔。

6.如權利要求1所述的半導體功率器件的終端結構，其特征在于：所述溝槽的深度大于所述第二P型注入區的深度。

7.一種半導體功率器件，其包括有源區及形成于所述有源區外圍的終端結構，其特征在于：所述終端結構采用權利要求1-6項任意一項所述的半導體功率器件的終端結構。

8.一種半導體功率器件的終端結構的制作方法，其包括如下步驟：

提供N型襯底，在所述N型襯底表面形成第一P型注入區，在所述N型襯底、所述第一P型注入區表面形成N型外延層；

使用第一光刻膠作為掩膜，分別進行P型離子注入及N型離子注入，從而在所述N型外延層表面形成第二P型注入區及N型注入區，去除所述第一光刻膠，其中所述第二P型注入區與所述N型注入區之間具有間隔；

在所述N型外延層、所述第二P型注入區及所述N型注入區表面形成氧化硅層，使用第二光刻膠作為掩膜，刻蝕所述氧化硅層形成溝槽刻蝕窗口，去除所述第二光刻膠，使用所述氧化硅層作為掩膜且利用所述溝槽刻蝕窗口刻蝕所述N型外延層形成溝槽，所述溝槽位于所述第二P型注入區及所述N型注入區之間；

利用所述溝槽進行P型擴散從而在所述溝槽表面形成P型擴散區域；

使用第三光刻膠作為掩膜，在刻蝕所述溝槽底部形成貫穿所述N型外延層且延伸至所述第一P型注入區的通孔，去除第三光刻膠；

進行熱氧化從而在所述第一P型外延層對應所述通孔的表面、所述通孔的孔壁、所述P型擴散區域表面、所述第二P型注入區、所述N型注入區、所述N型外延層表面形成氧化硅層；

使用第四光刻膠作為掩膜將所述第一P型注入區表面的部分氧化硅層、所述第二P型注入區遠離所述溝槽一側的部分氧化硅層、所述N型注入區遠離所述溝槽一側的部分氧化硅層去除；及

在所述第二P型注入區上、所述第一P型注入區上、所述氧化硅層上、所述通孔及所述溝槽中、及所述N型注入區上形成多晶硅層。

9.如權利要求8所述的半導體功率器件的終端結構的制作方法，所述半導體功率器件的終端結構還包括第二P型注入區，所述第二P型注入區與所述P型擴散區域接觸，所述N型注入區與所述P型擴散區域之間具有間隔。

10.如權利要求8所述的半導體功率器件的終端結構的制作方法，其特征在于：所述溝槽的深度大于所述第二P型注入區的深度。