[發明專利]包括引線框的集成電路封裝體

有效

• 申請號: 201711268379.4
• 申請日: 2017-12-05
• 公開（公告）號: CN108155157B
• 公開（公告）日: 2023-03-10
• 發明（設計）人: P·蒙特羅;J·陳;D·雅茲伯克;J·畢爾巴鄂德蒙迪扎巴爾;W·嚴
• 申請（專利權）人: 邁來芯電子科技有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L21/60;H01L21/56
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 姬利永;黃嵩泉

1.一種集成電路封裝體(10)，包括：

引線框(1)，具有多條引線并且具有電流導體，所述電流導體形成連接所述多條引線中的至少兩條引線(13，14)的導電路徑，以及

半導體裸片(2)，包括集成電路并具有相反的第一和第二表面，所述第一表面接近所述電流導體并且所述第二表面遠離所述電流導體，

其中，所述至少兩條引線中的每一條引線包括凹槽(4)，所述凹槽用于在垂直于所述第一表面的方向上將每條相應的引線與所述半導體裸片局部地隔開，其中，所述凹槽(4)至少包括每條相應的引線的與所述半導體裸片的邊緣重疊的一部分。

2.如權利要求1所述的集成電路封裝體，其中，所述凹槽(4)沿著每條相應的引線的縱向方向具有V狀或U狀輪廓。

3.如權利要求1所述的集成電路封裝體，其中，相對于所述凹槽(4)外部的每條相應的引線的高度，所述凹槽(4)由每條相應的引線的減小的高度來形成。

4.如權利要求3所述的集成電路封裝體，其中，所述至少兩條引線(13，14)中的每一條引線的頂表面被凹入使得形成所述凹槽(4)，所述頂表面鄰近所述半導體裸片。

5.如權利要求1所述的集成電路封裝體，其中，所述至少兩條引線(13，14)中的每一條在垂直于所述第一表面的所述方向上在預定距離上、相對于所述凹槽外部的每條相應的引線在所述凹槽(4)中偏移。

6.如權利要求1至5中任一項所述的集成電路封裝體，其中，所述半導體裸片進一步包括在所述第一表面上的鈍化層。

7.如權利要求6所述的集成電路封裝體，其中，所述鈍化層包括聚酰亞胺鈍化層。

8.如權利要求1至5中任一項所述的集成電路封裝體，所述集成電路封裝體是電流傳感器，其中，所述半導體裸片(2)的所述集成電路包括磁場感測電路(3)，所述磁場感測電路被適配用于感測與初級電流相關聯的磁場，所述集成電路還被適配用于基于所感測的磁場提供指示所述初級電流的輸出信號，其中，所述至少兩條引線被適配用于接收所述初級電流并且所述電流導體被安排為使得允許在所述磁場與所述磁場感測電路(3)之間的相互作用。

9.如權利要求8所述的集成電路封裝體，其中，所述磁場感測電路(3)包括至少一個霍爾傳感器。

10.如權利要求8所述的集成電路封裝體，其中，所述磁場感測電路包括被配置用于在差分模式下運行的至少兩個磁性傳感器。

11.如權利要求8所述的集成電路封裝體，其中，所述至少一個電流導體與所述集成電路電流地絕緣。

12.如權利要求1至5中任一項所述的集成電路封裝體，進一步包括：模制材料，所述模制材料形成在所述引線框的至少一部分以及所述半導體裸片的至少一部分的周圍，從而形成模制封裝體主體。

13.一種用于制造集成電路封裝體的方法，所述方法包括：

-提供半導體裸片(2)，所述半導體裸片具有相反的第一和第二表面并包括集成電路；

-提供引線框(1)，所述引線框包括多條引線(5)并且包括電流導體，所述電流導體形成連接所述多條引線中的至少兩條引線(13，14)的導電路徑，

-在所述至少兩條引線(13，14)中的每一條中提供凹槽(4)；以及

-將所述引線框和所述半導體裸片安排成使得所述半導體裸片的所述第一表面接近所述電流導體并且所述第二表面遠離所述電流導體，

其中，所述凹槽(4)被提供在所述至少兩條引線(13，14)中的每一條中，使得所述凹槽在垂直于所述第一表面的方向上將每條相應的引線與所述半導體裸片局部地隔開，并且使得所述凹槽(4)至少包括每條相應的引線的與所述半導體裸片的邊緣重疊的一部分。