[發(fā)明專利]一種使用接地啞元的MRAM芯片

有效

• 申請?zhí)枺?/td>: 201711251087.X
• 申請日: 2017-12-01
• 公開（公告）號: CN109873009B
• 公開（公告）日: 2023-09-22
• 發(fā)明（設(shè)計）人: 戴瑾;陳俊
• 申請（專利權(quán)）人: 上海磁宇信息科技有限公司
• 主分類號: H10B61/00
• 分類號: H10B61/00;H10N50/10;H10N50/80
• 代理公司: 上海容慧專利代理事務所(普通合伙) 31287
• 代理人: 于曉菁

本發(fā)明公開了一種使用接地啞元的MRAM芯片，包括MRAM芯片本體和接地啞元，所述接地啞元包括啞元和通孔，所述啞元通過所述通孔接地。所述接地啞元至少有兩個，當多個MRAM芯片排列成MRAM芯陣列時，所述接地啞元等間隔的插入所述MRAM芯片陣列空隙中。本發(fā)明公開的MRAM芯片通過接地啞元，改善了啞元的沉積蝕刻效果，以此消除天線效應帶來的差別，獲得更高的工藝質(zhì)量和更高的良率。

技術(shù)領(lǐng)域

本發(fā)明屬于半導體芯片存儲器領(lǐng)域，尤其涉及一種使用接地啞元的MRAM芯片。

背景技術(shù)

磁性隨機存儲器(MRAM)是一種新興的非揮發(fā)性存儲技術(shù)。它擁有高速的讀寫速度和高集成度，且可以被無限次的重復寫入。MRAM可以像SRAM/DRAM一樣快速隨機讀寫，還可以像Flash閃存一樣在斷電后永久保留數(shù)據(jù)。

MRAM具有很好的經(jīng)濟性和性能，它的單位容量占用的硅片面積比SRAM有很大的優(yōu)勢，比在此類芯片中經(jīng)常使用的NOR?Flash也有優(yōu)勢，比嵌入式NOR?Flash的優(yōu)勢更大。MRAM讀寫時延接近最好的SRAM，功耗則在各種內(nèi)存和存儲技術(shù)最好；而且MRAM與標準CMOS半導體工藝兼容，DRAM以及Flash與標準CMOS半導體工藝不兼容；MRAM還可以和邏輯電路集成到一個芯片中。

MRAM基于MTJ(磁性隧道結(jié))結(jié)構(gòu)。由兩層鐵磁性材料夾著一層非常薄的非鐵磁絕緣材料組成的，如圖1所示：下面的一層鐵磁材料是具有固定磁化方向的參考層，上面的鐵磁材料是可變磁化方向的記憶層，它的磁化方向可以和固定磁化層相平行或反平行。由于量子物理的效應，電流可以穿過中間的隧道勢壘層，但是MTJ的電阻和可變磁化層的磁化方向有關(guān)。前一種情況電阻低，后一種情況電阻高。

讀取MRAM的過程就是對MTJ的電阻進行測量。寫MRAM使用比較新的STT-MRAM技術(shù)使用比讀更強的電流穿過MTJ進行寫操作。一個自下而上的電流把可變磁化層置成與固定層平行的方向，自上而下的電路把它置成反平行的方向。

如圖2所示，每個MRAM的記憶單元由一個MTJ和一個NMOS管組成。NMOS管的門極(gate)連接到芯片的Word?Line負責接通或切斷這個單元，MTJ和MOS管串接在芯片的BitLine上。讀寫操作在Bit?Line上進行。

如圖3所示，一個MRAM芯片由一個或多個MRAM存儲單元的陣列組成，每個陣列有若干外部電路，如：

●行地址解碼器：把收到的地址變成Word?Line的選擇

●列地址解碼器：把收到的地址變成Bit?Line的選擇

●讀寫控制器：控制Bit?Line上的讀(測量)寫(加電流)操作

●輸入輸出控制：和外部交換數(shù)據(jù)

MRAM的讀出電路需要檢測MRAM記憶單元的電阻。由于MTJ的電阻會隨著溫度等而漂移，一般的方法是使用芯片上的一些已經(jīng)被寫成高阻態(tài)或低阻態(tài)記憶單元作為參考單元。再使用讀出放大器(Sense?Amplifier)來比較記憶單元和參考單元的電阻。

在CMOS半導體工藝中，NMOS管由P型半導體襯底注入N型參雜區(qū)形成源極和漏極，中間用有氧化物底層的門極隔離。源極連接源極線，漏極通過通孔與蝕刻形成的MTJ連接，如圖4所示。

在芯片運行時，P型襯底和地線連接

MTJ是通過首先多層薄膜沉積然后蝕刻形成的。蝕刻工藝在產(chǎn)生周期性等間距的圖樣時質(zhì)量最高，但是在一個陣列邊緣附近的單元常常會出現(xiàn)不均勻等質(zhì)量問題。為了應對這個問題，通常在一個MRAM陣列周圍加若干層啞元(Dummie?Cell)，如圖5所示。但是，在工藝實踐中，此類啞元的沉積蝕刻效果不好，從而影響到邊緣附近的存儲單元的質(zhì)量。造成這種情況的原因是“天線效應”，在MRAM陣列內(nèi)部有通孔接地的單元，與懸空的啞元電場分布不同，影響到了沉積蝕刻過程。

發(fā)明內(nèi)容