[發(fā)明專利]一種利用低壓器件實(shí)現(xiàn)耐高壓的高速IO電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201711249090.8
• 申請(qǐng)日: 2017-12-01
• 公開(kāi)（公告）號(hào): CN107786195B
• 公開(kāi)（公告）日: 2021-04-13
• 發(fā)明（設(shè)計(jì)）人: 嚴(yán)智
• 申請(qǐng)（專利權(quán)）人: 珠海億智電子科技有限公司
• 主分類號(hào): H03K19/003
• 分類號(hào): H03K19/003;H03K19/0185
• 代理公司: 廣州嘉權(quán)專利商標(biāo)事務(wù)所有限公司 44205
• 代理人: 俞梁清

本發(fā)明公開(kāi)了一種利用1.8V耐壓CMOS器件實(shí)現(xiàn)的耐5V高速IO電路，包括：耐壓保護(hù)單元U1、ESD保護(hù)管M1與M2、ESD保護(hù)電阻R1與R2。所述IO電路在正常工作時(shí)，電路輸入輸出信號(hào)擺幅可以達(dá)到3.3V。該IO電路在PAD短接到5V的情況下，耐壓保護(hù)單元能夠保護(hù)M1與M2不會(huì)產(chǎn)生耐壓?jiǎn)栴}，同時(shí)不會(huì)將電流引入到3.3V電源上，避免將3.3V電源拉高。IO電路的電容非常小，以保證該電路在GHz的頻率上仍能保持正常工作。IO電路依然保持傳統(tǒng)IO電路的ESD泄放路徑，與傳統(tǒng)的IO電路相比，本發(fā)明的電路利用1.8V耐壓器件并能工作在3.3V電源電壓下，具有一般IO所不具有的大擺幅、高速、耐高壓性能，而且能夠在28nm等缺乏3.3V耐壓器件的先進(jìn)工藝制程下實(shí)現(xiàn)，具有靈活廣泛的應(yīng)用。

技術(shù)領(lǐng)域

本發(fā)明涉及微電子技術(shù)中的ESD（Electrostatic Discharge）技術(shù)領(lǐng)域，特別是涉及一種利用1.8V耐壓器件實(shí)現(xiàn)的耐5V高速IO電路，該電路在如USB 2.0等需要該特性的應(yīng)用場(chǎng)合中具有靈活而廣泛的應(yīng)用。

背景技術(shù)

任何兩個(gè)不同材料的物體摩擦，都有可能產(chǎn)生靜電。當(dāng)電子元器件在制造、生產(chǎn)、組裝、測(cè)試、存放、搬運(yùn)等過(guò)成中，靜電會(huì)積累在人體、儀器、存放設(shè)備等之中，甚至在電子器件本身也會(huì)積累電荷。當(dāng)靜電源與其它物體接觸時(shí)，存在著電荷流動(dòng)，將產(chǎn)生潛在的破壞性電壓、電流以及電磁場(chǎng)，嚴(yán)重時(shí)可以將其中的物體擊毀，這就是靜電放電ESD。

隨著集成電路技術(shù)和工藝水平的不斷發(fā)展，芯片上的晶體管以及器件尺寸越做越小，芯片的集成度越來(lái)越高，這些對(duì)芯片ESD保護(hù)提出了更高的要求，使得集成電路的靜電放電保護(hù)電路的設(shè)計(jì)難度達(dá)到了空前的高度。尤其是進(jìn)入28nm的工藝節(jié)點(diǎn)以后，普通IO器件的耐壓由以前的3.3V降到1.8V，但某些應(yīng)用如USB 2.0對(duì)耐壓的要求并沒(méi)有下降，同時(shí)隨著高速接口工作的速度越來(lái)越高，擺幅要求越來(lái)越高，IO的實(shí)現(xiàn)難度也越來(lái)越高。

IO電路在ESD防護(hù)電路中扮演著至關(guān)重要的角色。傳統(tǒng)的IO電路如圖1所示，一般IO電路可以采用二極管實(shí)現(xiàn)，如方案1所示，該方案vdd可以接3.3V，IO的輸出擺幅可以達(dá)到3.3V，其缺點(diǎn)在于當(dāng)PAD端接5V時(shí)，D1會(huì)有一個(gè)較大的導(dǎo)通電流，導(dǎo)致電源vdd被反灌電甚至是拉高，從而導(dǎo)致內(nèi)部電路器件的損壞；另外，兩個(gè)二極管的電容較大會(huì)降低IO的最高工作速度。一般IO電路也可以采用MOS管實(shí)現(xiàn)，如方案2所示，在28nm以下尺寸的先進(jìn)工藝下，由于只有1.8V耐壓器件，該方案vdd只能接1.8V，IO的輸出擺幅只可以達(dá)到1.8V，另外當(dāng)PAD端接5V時(shí)，M1會(huì)有一個(gè)較大的導(dǎo)通電流，導(dǎo)致電源vdd被反灌電甚至是拉高，從而導(dǎo)致內(nèi)部電路器件的損壞；另外，兩個(gè)MOS的電容較大會(huì)降低IO的最高工作速度。在某些應(yīng)用場(chǎng)合，如USB 2.0中，需要3.3V電壓擺幅，同時(shí)需要耐5V的輸入電壓，也需要達(dá)到較高的速度時(shí)，以上兩種結(jié)構(gòu)均不適合使用，尤其是先進(jìn)納米工藝下。因此，設(shè)計(jì)出具有更靈活更廣泛應(yīng)用的IO電路，對(duì)整個(gè)微電子的發(fā)展是非常有意義的。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種IO電路的結(jié)構(gòu)，該電路結(jié)構(gòu)利用1.8V耐壓器件實(shí)現(xiàn)，能夠達(dá)到3.3V電壓擺幅，同時(shí)能夠耐5V的輸入電壓，并能夠達(dá)到GHz以上的高速要求，該技術(shù)使得該IO電路在先進(jìn)納米工藝下具有更靈活更廣泛的應(yīng)用。

為了實(shí)現(xiàn)上述目的，本發(fā)明設(shè)計(jì)方案如圖2所示，包括：耐壓保護(hù)單元U1、ESD保護(hù)管M1與M2、ESD保護(hù)電阻R1與R2。耐壓保護(hù)單元上端接M1的漏極，下端接M2的漏極，左端接高速接口內(nèi)部電路，右邊接PAD；ESD保護(hù)管M1的源極接電路電源vdd，漏極接耐壓保護(hù)單元U1的上端，柵極連接到ESD保護(hù)電阻R1的一端；ESD保護(hù)管M2的源極接電路地gnd，漏極接耐壓保護(hù)單元U1的下端，柵極連接到ESD保護(hù)電阻R2的一端；ESD保護(hù)電阻R1的一端連接到M1的柵極，而另外一端連接到電源電壓vdd上；ESD保護(hù)電阻R2的一端連接到M2的柵極，而另外一端連接到地gnd上。