[發明專利]一種利用低壓器件實現耐高壓的高速IO電路

有效

• 申請號: 201711249090.8
• 申請日: 2017-12-01
• 公開（公告）號: CN107786195B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 嚴智
• 申請（專利權）人: 珠海億智電子科技有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0185
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 俞梁清

1.一種利用1.8V耐壓CMOS器件實現的耐5V高速IO電路，包括：耐壓保護單元U1、ESD保護管M1與M2、ESD保護電阻R1與R2；具體的連接關系如下：耐壓保護單元上端接M1的漏極，下端接M2的漏極，左端接高速接口內部電路，右端接PAD；ESD保護管M1的源極接電路電源vdd，漏極接耐壓保護單元U1的上端，柵極連接到ESD保護電阻R1的一端；ESD保護管M2的源極接電路地gnd，漏極接耐壓保護單元U1的下端，柵極連接到ESD保護電阻R2的一端；ESD保護電阻R1的一端連接到M1的柵極，而另外一端連接到電源電壓vdd上；ESD保護電阻R2的一端連接到M2的柵極，而另外一端連接到地gnd上，所述耐壓保護單元U1包含電阻R3、R4、R5、R6、R7，NMOS管M3、M4以及PMOS管M5， R3一端接M3的柵極以及R4的一端，R3的另外一端接地gnd；R4一端接電阻R3的一端以及M3的柵極，R4的另外一端接R5的一端以及M4的柵極；R5的一端接R4的一端以及M4的柵極，R5的另外一端接PAD和M4的漏極；R6的一端連接到電源vdd，另外一端連接到M5的柵極與R7一端；R7的一端連接到地gnd，另外一端連接到M5的柵極與R6的連接點；M3的源極接M2的漏極，M3的柵極接R3與R4的連接點，M3的漏極接M4的源極以及M5的漏極的連接點；M4的源極接M3的漏極以及M5的漏極的連接點，M4的柵極連接R4與R5的連接點，M4的漏極接PAD與R5的連接點；M5的源極連接到M1的漏極，M5的柵極連接到R6與R7的連接點，M5的漏極連接到M3漏極與M4的源極的連接點；包含了從地到PAD以及從PAD到電源的泄放路徑，如果地為ESD脈沖正端，PAD為ESD脈沖負端時，節點n1與節點n2的電壓會拉高，M2、M3、M4的串聯通路構成泄放通路，同時M4上的從地到節點npad的寄生二極管也是泄放路徑，如果PAD為ESD脈沖正端，電源為ESD脈沖負端時，M4、M5、M1的串聯通路構成泄放通路，同時M5漏極到襯底nwell的寄生二極管會構成泄放通路。

2.根據權利要求1所述的IO電路，其特征在于：PMOS場效應管M1的源極端接vdd，M1的柵極接R1的一端，場效應管M1的漏極接耐壓保護單元的上端，即M5的源極，NMOS場效應管M2的源極端接gnd，場效應管M2的柵極接R2的一端，場效應管M2的漏極接耐壓保護單元的下端，即M3的源極。

3.根據權利要求1或2所述的IO電路，其特征在于：ESD保護電阻R1的一端接vdd，另外一端接M1的柵極；ESD保護電阻R2的一端接gnd，另外一端接M2的柵極。

4.根據權利要求1或2所述的IO電路，其特征在于：在電路正常工作時，電源電壓vdd為3.3V，經過電阻R6與R7的分壓后，節點n5的電壓為電源的一半即1.65V；因此在M5的鉗位作用下M1的漏極即節點n6的電壓不會低于1.65V，M1的耐壓問題得到解決；當PAD短接到5V的時候，經過R5、R4與R3的分壓作用，節點n2的電壓為3.3V，節點n1的電壓為1.8V，因此在M4的鉗位作用下，節點n3的電壓不會超過3.3V，在M3的鉗位作用下，而節點n4的電壓不會超過1.8V，因此M2得到了耐壓保護。

5.根據權利要求1或2所述的IO電路，其特征在于：電路利用1.8V耐壓器件并能工作在3.3V電源電壓下，輸入輸出信號擺幅能夠達到3.3V，同時能夠耐5V的輸入電壓，寄生電容較小能用于高速IO應用，而且能夠在28nm缺乏3.3V耐壓器件的先進工藝制程下實現。