[發明專利]監控3D柵極氧化層工藝的方法及結構

有效

• 申請號: 201711244384.1
• 申請日: 2017-11-30
• 公開（公告）號: CN108022834B
• 公開（公告）日: 2021-10-01
• 發明（設計）人: 高原
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423;H01L21/66
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明提供一種監控3D柵極氧化層工藝的方法及結構，該結構分別包括一對用于監控3D柵極氧化層側壁、底面、轉角的第一監控結構、第二監控結構和第三監控結構中的一種以上。該方法包括監控3D柵極氧化層的側壁工藝的步驟、監控3D柵極氧化層的底面工藝的步驟和監控3D柵極氧化層的轉角工藝的步驟中的一種以上。通過比較兩組電學性能參數，當兩組測試結果出現變化、且其差值超過限定的固定偏差范圍時，判定3D柵極氧化層的側壁、底面或轉角工藝為工藝薄弱點，否則判定3D柵極氧化層的工藝為合格。本發明不僅實現了在線監控，而且還節約了切片分析的工程成本和時間，縮短了開發周期，具有即時監測、即時判斷的效果。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種監控3D柵極氧化層工藝的方法及結構。

背景技術

在半導體器件中，MOS器件包括含有3D柵極的MOS管的結構。圖1是含有3D柵極的MOS器件的剖面結構示意圖。請參考圖1，MOS管的結構及形成方式為：在生長柵極氧化層1前通過一張額外的光罩在柵極下方刻蝕出一個孔，再生長柵極氧化層1和沉積多晶硅2，形成帶有3D柵極3的MOS管。該MOS器件僅標記了與本發明相關結構的名稱，其它結構為本領域的公知結構。該MOS管的柵極氧化層1為立體結構，當在柵極3加電壓開啟MOS管時，不僅在大塊的多晶硅之下形成溝道，還在3D柵極3的側壁、底部都形成了溝道，加快了電子的傳輸。不同工藝步驟分別會對3D柵極氧化層1側壁、底部或轉角產生影響，但最終都會影響柵氧質量。目前常見的分析柵氧質量缺陷的方法是通過切片分析等手段找到工藝薄弱點是在柵極氧化層側壁、底部或者轉角工藝，這會增加工程分析的成本，而且切片分析存在一定隨機性。

發明內容

本發明所要解決的技術問題是，克服以上不足，提供了一種監控3D柵極氧化層工藝的方法及結構，用于線上監控3D柵極氧化層的工藝，并找到工藝的薄弱點。

為了解決上述技術問題，本發明提供一種監控3D柵極氧化層工藝的方法，包括監控3D柵極氧化層的側壁工藝的步驟、監控3D柵極氧化層的底面工藝的步驟和監控3D柵極氧化層的轉角工藝的步驟中的一種或者一種以上；其中，監控3D柵極氧化層的側壁工藝的步驟，采用一對用于監控3D柵極氧化層側壁的第一監控結構，分別記作第一監控結構A和第一監控結構B，測試第一監控結構A和第一監控結構B中至少一個相同的電學性能參數，比較第一監控結構A和第一監控結構B中某一個相同的電學性能參數，當第一監控結構A和第一監控結構B相同的電學性能參數的測試結果出現變化時、且其差值超過限定的固定偏差范圍時，判定3D柵極氧化層的側壁工藝為工藝薄弱點，否則判定3D柵極氧化層的側壁工藝為合格；監控3D柵極氧化層的底面工藝的步驟，采用一對用于監控3D柵極氧化層底面的第二監控結構，分別記作第二監控結構C和第二監控結構D，測試第二監控結構C和第二監控結構D中至少一個相同的電學性能參數，比較第二監控結構C和第二監控結構D中某一個相同的電學性能參數，當第二監控結構C和第二監控結構D相同的電學性能參數的測試結果出現變化時、且其差值超過限定的固定偏差范圍時，判定3D柵極氧化層的底面工藝為工藝薄弱點，否則判定3D柵極氧化層的底面工藝為合格；監控3D柵極氧化層的轉角工藝的步驟，采用一對用于監控3D柵極氧化層轉角的第三監控結構，分別記作第三監控結構E和第三監控結構F，測試第三監控結構E和第三監控結構F中至少一個相同的電學性能參數，比較第三監控結構E和第三監控結構F中某一個相同的電學性能參數，當第三監控結構E和第三監控結構F相同的電學性能參數的測試結果出現變化時、且其差值超過限定的固定偏差范圍時，判定3D柵極氧化層的轉角工藝為工藝薄弱點，否則判定3D柵極氧化層的轉角工藝為合格。

進一步的，本發明提供的監控3D柵極氧化層工藝的方法，在監控3D柵極氧化層的側壁工藝的步驟中，設定第一監控結構A和第一監控結構B的3D柵極的底面和轉角個數相等、側壁不等時為第一監控結構。

進一步的，本發明提供的監控3D柵極氧化層工藝的方法，在監控3D柵極氧化層的底面工藝的步驟中，設定第二監控結構C和第二監控結構D的3D柵極的側壁和轉角個數相等，底面不等時為第二監控結構。