[發明專利]監控3D柵極氧化層工藝的方法及結構

有效

• 申請號: 201711244384.1
• 申請日: 2017-11-30
• 公開（公告）號: CN108022834B
• 公開（公告）日: 2021-10-01
• 發明（設計）人: 高原
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423;H01L21/66
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

1.一種監控3D柵極氧化層工藝的方法，其特征在于，包括監控3D柵極氧化層的側壁工藝的步驟、監控3D柵極氧化層的底面工藝的步驟和監控3D柵極氧化層的轉角工藝的步驟中的一種或者一種以上；其中，

監控3D柵極氧化層的側壁工藝的步驟，采用一對用于監控3D柵極氧化層側壁的第一監控結構，分別記作第一監控結構A和第一監控結構B，測試第一監控結構A和第一監控結構B中至少一個相同的電學性能參數，比較第一監控結構A和第一監控結構B中某一個相同的電學性能參數，當第一監控結構A和第一監控結構B相同的電學性能參數的測試結果出現變化時、且其差值超過限定的固定偏差范圍時，判定3D柵極氧化層的側壁工藝為工藝薄弱點，否則判定3D柵極氧化層的側壁工藝為合格；在監控3D柵極氧化層的側壁工藝的步驟中，設定第一監控結構A和第一監控結構B的3D柵極的底面和轉角個數相等、側壁不等時為第一監控結構；

監控3D柵極氧化層的底面工藝的步驟，采用一對用于監控3D柵極氧化層底面的第二監控結構，分別記作第二監控結構C和第二監控結構D，測試第二監控結構C和第二監控結構D中至少一個相同的電學性能參數，比較第二監控結構C和第二監控結構D中某一個相同的電學性能參數，當第二監控結構C和第二監控結構D相同的電學性能參數的測試結果出現變化時、且其差值超過限定的固定偏差范圍時，判定3D柵極氧化層的底面工藝為工藝薄弱點，否則判定3D柵極氧化層的底面工藝為合格；在監控3D柵極氧化層的底面工藝的步驟中，設定第二監控結構C和第二監控結構D的3D柵極的側壁和轉角個數相等、底面不等時為第二監控結構；

監控3D柵極氧化層的轉角工藝的步驟，采用一對用于監控3D柵極氧化層轉角的第三監控結構，分別記作第三監控結構E和第三監控結構F，測試第三監控結構E和第三監控結構F中至少一個相同的電學性能參數，比較第三監控結構E和第三監控結構F中某一個相同的電學性能參數，當第三監控結構E和第三監控結構F相同的電學性能參數的測試結果出現變化時、且其差值超過限定的固定偏差范圍時，判定3D柵極氧化層的轉角工藝為工藝薄弱點，否則判定3D柵極氧化層的轉角工藝為合格；在監控3D柵極氧化層的轉角工藝的步驟中，設定第三監控結構E和第三監控結構F中的3D柵極的底面總和相等、側壁和轉角個數不等時為第三監控結構。

2.如權利要求1所述的監控3D柵極氧化層工藝的方法，其特征在于，包括設置兩組3D柵極氧化層電性測試結構的步驟；兩組3D柵極氧化層電性測試結構均包括多晶硅層、若干個3D柵極、有源區、N型源漏極區域、P型注入區、P型襯底，其中兩組的3D柵極氧化層電性測試結構中的3D柵極規格尺寸不同；

設定其中一組3D柵極氧化層電性測試結構中3D柵極為M個，每個3D柵極的規格尺寸相同均為X×Y，其中M為大于0的自然數，X、Y均為大于0的正數；

設定另外一組3D柵極氧化層電性測試結構中3D柵極為N個，每個3D柵極的規格尺寸相同均為Z×Z，其中N為大于0的自然數，Z為大于0的正數；

對X、Y、Z、M、N取值，分別得到第一監控結構、第二監控結構和第三監控結構。

3.如權利要求2所述的監控3D柵極氧化層工藝的方法，其特征在于，包括

對X、Y、Z、M、N取值，使X×Y＝Z×Z，M＝N，分別得到第一監控結構A和第一監控結構B的步驟；

對X、Y、Z、M、N取值，使X+Y＝2Z，M＝N，分別得到第二監控結構C和第二監控結構D的步驟；

對X、Y、Z、M、N取值，使X＝Z，Y＝2Z，2M＝N，分別得到第三監控結構E和第三監控結構F的步驟。

4.如權利要求2所述的監控3D柵極氧化層工藝的方法，其特征在于，所述第一監控結構、第二監控結構和第三監控結構的電學性能參數均包括柵氧電容、擊穿電壓和漏電流中的至少一種；通過在3D柵極和襯底兩端加交流電壓測電流的步驟獲得柵氧電容的電學性能參數；通過在3D柵極從低到高掃正電壓，測源漏極或者襯底電流的步驟獲得擊穿電壓的電學性能參數；通過在柵極加開啟電壓測柵極電流的步驟獲得柵氧漏電流的電學性能參數。