[發明專利]一種適用于寬電源電壓范圍的存儲器讀譯碼電路

有效

• 申請號: 201711240758.2
• 申請日: 2017-11-30
• 公開（公告）號: CN108010546B
• 公開（公告）日: 2020-09-18
• 發明（設計）人: 徐依然;楊光軍;肖軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C8/10
• 分類號: G11C8/10
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明公開了一種適用于寬電源電壓范圍的存儲器讀譯碼電路，包括：存儲器模塊，用于存儲信息；列譯碼電路，用于在列譯碼控制信號的控制下將穩定的位線電壓傳輸至存儲器模塊；位線電壓穩定電路，用于產生穩定的位線電壓并將讀出電流與所述參考電流進行比較轉換成讀出電壓傳輸至比較器的一輸入端；位線電壓建立電路，用于在讀操作開始前給位線預充電以建立位線電壓；比較器，用于將所述讀出電流與參考電流產生的電壓與參考電壓進行比較以得到數字化的存儲單元的存儲信息；列譯碼電源電壓選擇電路，用于產生列譯碼電平位移器穩定工作所需的列譯碼電源電壓；列譯碼電平位移器，用于將列譯碼控制信號轉化為較高電壓邏輯的控制信號。

技術領域

本發明涉及一種存儲器讀譯碼電路，特別是涉及一種適用于寬電源電壓范圍的存儲器讀譯碼電路。

背景技術

圖1為傳統存儲器讀譯碼電路的電路結構圖。如圖1所示，傳統存儲器讀譯碼電路由存儲器10、列譯碼電路20、位線電壓穩定電路30、位線電壓建立電路40、比較器50組成。其中，存儲器單元(Flash cell)10由存儲器單元(Flash cell)N0和位線等效電容C_BL組成，用于存儲信息；列譯碼電路20由第五NMOS管N5、第六NMOS管N6和第七NMOS管N7組成，用于在列譯碼控制信號的控制下將穩定的位線電壓(節點IO電壓)傳輸至存儲器10；位線電壓穩定電路30由第二NMOS管N2、第一NMOS管N1、第二PMOS管P2、第一PMOS管P1和PMOS管P0組成，用于產生穩定的位線電壓并將讀出電流Isense與參考電流Iref比較得到的讀出電壓傳輸至比較器的同相輸入端(讀出電壓節點E)；位線電壓建立電路40由第四PMOS管P4和第三PMOS管P3組成，用于在讀操作開始前給位線預充電以建立位線電壓；比較器50由比較器CMP1組成，用于將讀出電流Isense與參考電流Iref進行比較以得到數字化的存儲單元的存儲信息。

對于傳統讀譯碼電路，在讀操作時，靈敏放大器電路將IO控制在0.6～0.8V。最終BL電壓有如下約束關系：

V(BL)≤V(IO)

V(BL)≤VDD-Vthn

當電源電壓過低時，譯碼電路(N5，N6，N7)以及位線電壓穩定電路中的開關管N2本身的Vt會限制IO點傳到BL上的電壓，會降低閃存單元讀取電流窗口。

發明內容

為克服上述現有技術存在的不足，本發明之目的在于提供一種適用于寬電源電壓范圍的存儲器讀譯碼電路，以保證在寬電源電壓范圍(1.05～1.7V)內，讀譯碼電路能正常傳輸IO點電壓，保證靈敏放大器在低電源電壓模式下正常工作。

為達上述及其它目的，本發明提出一種適用于寬電源電壓范圍的存儲器讀譯碼電路，包括：

存儲器模塊，用于存儲信息；

列譯碼電路，用于在列譯碼控制信號的控制下將穩定的位線電壓傳輸至存儲器模塊；

位線電壓穩定電路，用于產生穩定的位線電壓并將讀出電流Isense與所述參考電流Iref進行比較轉換成讀出電壓傳輸至比較器的一輸入端；

位線電壓建立電路，用于在讀操作開始前給位線預充電以建立位線電壓；

比較器，用于將所述讀出電流Isense與參考電流Iref比較產生的讀出電壓與參考電壓VREF進行比較以得到數字化的存儲單元的存儲信息；

列譯碼電源電壓選擇電路，用于產生列譯碼電平位移器穩定工作所需的列譯碼電源電壓；

列譯碼電平位移器，用于將列譯碼控制信號V、W轉化為較高電壓邏輯的控制信號。

進一步地，所述位線電壓穩定電路將讀出電流Isense與所述參考電流Iref進行比較轉化成讀出電壓，并傳輸至所述比較器的同相輸入端。