[發明專利]一種適用于寬電源電壓范圍的存儲器讀譯碼電路

有效

• 申請號: 201711240758.2
• 申請日: 2017-11-30
• 公開（公告）號: CN108010546B
• 公開（公告）日: 2020-09-18
• 發明（設計）人: 徐依然;楊光軍;肖軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C8/10
• 分類號: G11C8/10
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

1.一種適用于寬電源電壓范圍的存儲器讀譯碼電路，包括：

存儲器模塊，用于存儲信息；

列譯碼電路，用于在列譯碼控制信號的控制下將穩定的位線電壓傳輸至存儲器模塊；

位線電壓穩定電路，用于產生穩定的位線電壓并將讀出電流Isense與參考電流Iref進行比較轉換成讀出電壓傳輸至比較器的一輸入端；

位線電壓建立電路，用于在讀操作開始前給位線預充電以建立位線電壓；

比較器，用于將所述讀出電流Isense與參考電流Iref比較產生的讀出電壓與參考電壓VREF進行比較以得到數字化的存儲單元的存儲信息；

列譯碼電源電壓選擇電路，用于產生列譯碼電平位移器穩定工作所需的列譯碼電源電壓；

列譯碼電平位移器，包括第一電平位移器LS1、第二電平位移器LS2和第三電平位移器LS3，所述第一電平位移器LS1、第二電平位移器LS2、第三電平位移器LS3的電源電壓正端連接所述列譯碼電源電壓選擇電路的輸出節點，電源電壓選擇信號LVE連接至所述第一電平位移器LS1的輸入端，列譯碼控制信號W連接至第二電平位移器LS2的輸入端，列譯碼控制信號V連接至所述第三電平位移器LS3的輸入端，所述列譯碼電平位移器用于將列譯碼控制信號V、W轉化為較高電壓邏輯的控制信號。

2.如權利要求1所述的一種適用于寬電源電壓范圍的存儲器讀譯碼電路，其特征在于：所述位線電壓穩定電路將讀出電流Isense與所述參考電流Iref進行比較轉化成讀出電壓，并傳輸至所述比較器的同相輸入端。

3.如權利要求1所述的一種適用于寬電源電壓范圍的存儲器讀譯碼電路，其特征在于：所述存儲器模塊包括存儲單元N0和位線等效電容C_BL，所述存儲單元N0的控制柵極連接至子線電壓V_WL，所述存儲單元N0的漏極與所述位線等效電容C_BL的一端以及所述列譯碼電路，所述存儲單元N0的源極與位線等效電容C_BL的另一端接地。

4.如權利要求3所述的一種適用于寬電源電壓范圍的存儲器讀譯碼電路，其特征在于：所述列譯碼電路包括第五NMOS管N5、第六NMOS管N6和第七NMOS管N7，所述第七NMOS管N7的源極連接所述存儲單元N0的漏極與所述位線等效電容C_BL，柵極連接至所述列譯碼電源電壓選擇電路的輸出節點VD1P5，漏極與第六NMOS管N6的源極相連，第六NMOS管N6的柵極連接至所述第三電平位移器LS3的輸出，漏極與第五NMOS管N5的源極相連，第五NMOS管N5的柵極連接至所述第二電平位移器LS2的輸出，漏極連接所述位線電壓穩定電路。

5.如權利要求4所述的一種適用于寬電源電壓范圍的存儲器讀譯碼電路，其特征在于：所述位線電壓穩定電路包括第四NMOS零管N4、第三NMOS管N3、第二NMOS管N2、第一NMOS管N1、第二PMOS管P2、第一PMOS管P1、第零PMOS管P0和第六PMOS管P6，所述第五NMOS管N5的漏極與第二NMOS管N2的源極、第三NMOS管N3的源極、第一NMOS管N1的柵極以及第一PMOS管P1的柵極相連組成節點IO，第三NMOS管N3的漏極與第四NMOS零管N4的源極相連，第三NMOS管N3的柵極連接至所述第一電平位移器LS1的輸出，第一NMOS管N1的漏極與第二PMOS管P2的漏極、第一PMOS管P1的漏極、第二NMOS管N2的柵極、第四NMOS零管N4的柵極以及第零PMOS管P0的柵極和漏極相連組成節點C，第一PMOS管P1的源極與第二PMOS管P2的源極、第零PMOS管P0的源極以及第六PMOS管P6的漏極相連，第二PMOS管P2的柵極連接互補電源選擇信號LVEb，第六PMOS管P6的柵極連接互補讀出控制信號SENb，第六PMOS管P6的源極接電源電壓VDD，第二NMOS管N2的漏極與第四NMOS零管N4的漏極以及所述位線電壓建立電路輸出端、比較器的同相輸入端相連組成讀出電壓節點E。