[發明專利]可編程邏輯電路模塊級仿真配碼自動生成的方法及系統

有效

• 申請號: 201711223549.7
• 申請日: 2017-11-29
• 公開（公告）號: CN107895087B
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 黃志洪;涂開輝;魏星;徐宇;毛寧;狄新凱;趙赫;尹韜;楊海鋼
• 申請（專利權）人: 中科億海微電子科技（蘇州）有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李永葉

本公開提供了一種可編程邏輯電路模塊級仿真驗證配碼自動生成的方法，包括：對FPGA的底層電路結構進行解析，分別建立底層電路的配置尋址模型，并結合FPGA的各層次、各模塊之間的信號連接關系和SRAM配置位信息，建立起各相應模塊級配碼模型；通過指定的需要進行仿真配碼的路徑，確定子模塊級電路的輸入端口和輸出端口；通過確定的輸入和輸出端口，定位確定所需配通的路徑，再根據模塊級配碼模型，找到所需配通的SRAM位，并通過約定好的輸出格式輸出SRAM配置碼流。本公開能有效提高FPGA芯片本身仿真驗證工作效率，可擴展性強，排錯簡易，能明顯減小FPGA芯片本身的設計驗證時間周期。

技術領域

本公開屬于可編程邏輯電路仿真驗證領域，具體涉及一種自動化的，可擴展的模塊級仿真驗證配碼生成方法及系統。

背景技術

隨著集成電路技術的發展，現場可編程門陣列(FPGA)的出現，為用戶提供了系統可編程或可重配置的能力，用戶可通過改變配置信息的方式實現所需邏輯功能，而不必依賴由芯片制造商設計和制造的專用芯片。FPGA為許多復雜的信號處理和數據加工電路和系統實現提供了新的設計思路和驗證方法，同時使得設計周期顯著縮短，減少設計費用，降低設計風險，使新一代大規模集成電路具有更高的靈活性和更強的適應性。因此，FPGA自誕生二十多年來，已從電子設計的外圍器件逐漸演變為數字系統的核心，在互聯網、通信、圖像處理、汽車電子、航空航天和現代軍事裝備等諸多領域都得到了廣泛的應用。

目前FPGA基本上包括了基于反熔絲結構的FPGA，基于Flash/EEPROM結構的FPGA，以及基于SRAM可編程結構的FPGA等類型，其中基于SRAM型的FPGA由于采用標準CMOS工藝，且具有可重復編程能力，從而成為了應用最為廣泛的主流FPGA。FPGA的可編程能力是通過其配置位實現對電路的不同配置和控制得以實現的，其底層由大量的傳輸門、緩沖器、多路選擇器等基本模塊構成。隨著可編程技術的發展，FPGA的規模不斷增大，也集成了大量各種各樣不同功能IP模塊，如可編程存儲器、DSP、微處理器、高速收發器等。主流基于SRAM型的FPGA的基本結構如圖1所示，包含可編程邏輯塊111、可編程存儲器112、可編程乘法器113、可編程處理器114、各相應的配置模塊120～124等模塊。

傳統的FPGA芯片本身的驗證方式通常通過遍歷性配碼的方式，芯片通常都需要在流片前進行完備驗證，即需要選擇所有可能性的通路都進行仿真。而由于仿真工具所能支持的電路規模有限，每次只能進行有限數量的向量仿真，而選定通路后，需要人工對通路所對應的SRAM位進行配碼選通該通路。每個輸入通路所對應的SRAM位組合均不同，而且均為各種數字組合，很容易出錯。FPGA芯片的傳統驗證工作流程如圖2所示，包括選定待驗證的設計芯片；將FPGA中劃分成各個典型功能模塊，并獨立取出，作為仿真驗證對象；將該模塊分解成各個基本單元模塊；針對各個基木單元模塊，分別人工選擇可選通路，根據所選通的通路，對所對應的配置SRAM進行配置；給不同的端口加不同的激勵進行仿真；觀測輸出波形信號，并進行測量；驗證設計電路功能是否正確，性能是否能滿足設計需求，如果不滿足，返回芯片電路設計步驟，修改設計電路及參數，如果滿足，則設計完成。

由于仿真工具能支持的電路規模有限，FPGA各模塊本身可選通路數目繁多，而且一次能進行的仿真向量數目有限，對芯片進行模塊級完備仿真時，需要通過多次仿真才能完成。隨著FPGA的容量和復雜度的增大，即FPGA的組成模塊的大小和種類不斷增加，其仿真向量量級更是日趨龐大，使得FPGA本身的驗證工作量變得越來越繁瑣，需進行的仿真項向量越來越龐大，仿真驗證時間長。特別是人工選擇通路，進行人工配碼，在繁雜的配置向量中，準確找到配通路徑所需配置的相應SRAM值，很容易出錯，也使得一款FPGA產品的開發周期變長。同時通過人工進行配碼完成對各功能模塊的功能及性能驗證機械繁瑣，工作量繁雜，物理意義不明顯，易出錯，且不易排查，效率低下，同時占用了大量的計算資源和人力成本。

公開內容

(一)要解決的技術問題