[發明專利]半導體裝置結構及其形成方法

有效

• 申請號: 201711220067.6
• 申請日: 2017-11-29
• 公開（公告）號: CN109427648B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 蔡宗翰;王柏仁;吳春立;高境鴻
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/12
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;張福根

提供半導體裝置結構及其形成方法。此半導體裝置結構包括基板。此基板包括第一半導體層、第二半導體層及位于第一半導體層及第二半導體層之間的一絕緣層。此半導體裝置結構亦包括柵極堆疊，位于基板之上。此半導體裝置結構更包括多個源極及漏極結構，位于基板的第二半導體層中。此些源極及漏極結構位于柵極堆疊的兩側。此外，此半導體裝置結構包括第一隔離結構，位于基板中。此第一隔離結構包括絕緣材料且環繞源極及漏極結構。此半導體裝置結構亦包括第二隔離結構，位于第一隔離結構中。此第二隔離結構包括金屬材料且環繞源極及漏極結構。

技術領域

本發明實施例關于半導體集成電路，特別關于隔離結構的形成方法。

背景技術

半導體裝置被使用于各種電子元件應用中，例如個人電腦、手機、數碼相機及其他電子元件設備。在過去數十年間，半導體集成電路(integrated circuit)工業經歷快速成長。半導體材料及設計的技術的進步造就更小且更復雜的電路。越來越多的功能整合進電子元件產品中。舉例來說，可能需要將不同的功能元件整合在一起以形成無線(wireless)通訊應用的移動(mobile)產品。

形成射頻(Radio Frequency,RF)裝置的高頻電路廣泛使用于移動應用中。高頻電路及底層基板之間的寄生電容(parasitic capacitance)將于位于高頻電路之下的基板中引發信號損耗(signal loss)。絕緣層上半導體 (semiconductor-on-insulator,SOI)技術被廣泛使用以減少信號損耗及提升操作速度。因此，絕緣層上半導體技術在高頻電路領域中變的越來越重要。

雖然現存的高頻電路制造技術已逐漸合乎其預期目的，但隨著裝置尺度逐漸縮小，其并非在所有方面都完全令人滿意。在越來越小的尺寸下形成可靠的高頻半導體裝置是現今所面臨的挑戰。

發明內容

根據一些實施例，提供一種半導體裝置結構。此半導體裝置結構包括一基板。此基板包括一第一半導體層、一第二半導體層及位于第一半導體層及第二半導體層之間的一絕緣層。此半導體裝置結構亦包括一柵極堆疊，位于此基板之上。此半導體裝置結構更包括多個源極及漏極結構，位于此基板的第二半導體層之中。此些源極及漏極結構位于柵極堆疊的兩側。此外，此半導體裝置結構包括一第一隔離結構，位于基板中。此第一隔離結構包括一絕緣材料且環繞源極及漏極結構。此半導體裝置結構亦包括一第二隔離結構，位于第一隔離結構中。此第二隔離結構包括一金屬材料且環繞源極及漏極結構。

根據一些實施例，提供一種半導體裝置結構。此半導體裝置結構包括一淺溝槽隔離結構，位于基板中。此半導體裝置結構亦包括一第一晶體管及一第二晶體管，位于基板中及之上。此淺溝槽隔離結構將第一晶體管與第二晶體管隔開。此半導體裝置結構更包括一包含金屬的隔離結構，位于基板中。此包含金屬的隔離結構位于第一晶體管及第二晶體管之間。此包含金屬的隔離結構電性隔離于第一晶體管及第二晶體管。

根據一些實施例，提供一種形成半導體裝置結構的方法。此方法包括形成一第一隔離結構于基板中。此方法亦包括形成一晶體管于基板中及之上。此第一隔離結構環繞此晶體管。此方法更包括蝕刻此第一隔離結構以形成一溝槽。此溝槽環繞晶體管。此外，此方法包括使用一金屬材料填充溝槽以形成一第二隔離結構于第一隔離結構中。

附圖說明

以下將配合所附附圖詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特征。

圖1A-1D是根據一些實施例繪示出形成半導體裝置結構的制程的各階段剖面圖。

圖2是根據一些實施例繪示出半導體裝置結構的俯視圖。

圖3是根據一些實施例繪示出半導體裝置結構的剖面圖。

圖4A-4C是根據一些實施例繪示出形成半導體裝置結構的制程的各階段剖面圖。