[發(fā)明專利]抗單粒子翻轉的FPGA三模冗余配置存儲單元電路

在審

• 申請?zhí)枺?/td>: 201711218764.8
• 申請日: 2017-11-28
• 公開（公告）號: CN107833586A
• 公開（公告）日: 2018-03-23
• 發(fā)明（設計）人: 屈小鋼;魏育成;尹韜;韋援豐
• 申請（專利權）人: 中科億海微電子科技（蘇州）有限公司
• 主分類號: G11C7/24
• 分類號: G11C7/24;G11C11/413
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 曹玲柱

技術領域

本發(fā)明屬于集成電路技術領域，涉及一種用于FPGA抗單粒子翻轉的的三模冗余配置存儲單元電路。

背景技術

自20世紀70年代以來，隨著微電子技術的發(fā)展，出現了各種類型的通用型可編程邏輯器件PLD。其中，以基于SRAM的FPGA應用較為廣泛。用戶可以通過軟件對器件編程配置存儲單元SRAM來實現所需的邏輯功能，而不必由自己設計和代工廠制作專用集成電路ASIC芯片。FPGA是一種高密度的復雜PLD。它由許多獨立的可編程邏輯模塊、可編程互連和可編程輸入/輸出模塊組成。邏輯模塊之間以及與輸入/輸出模塊間的連接通過可編程互連開關來實現。通過將配置碼流下載到芯片中的配置存儲單元控制可編程資源實現所需的邏輯功能。

FPGA是超大規(guī)模集成電路VLSI技術和計算機輔助設計CAD技術發(fā)展融合的結果。基于FPGA的應用電路設計不需再經流片，同時又有功能強大的EDA軟件的支持。因此，與基于ASIC芯片設計相比產品研發(fā)周期大大縮短。而且在需要的量片數不大時，基于FPGA的應用電路設計與ASIC芯片設計相比還具有成本低的優(yōu)勢。FPGA的這些優(yōu)點使得它廣泛應用于計算機硬件、數據處理、工業(yè)控制、遙控遙測、智能儀表、廣播電視、醫(yī)療器械和航空航天等諸多領域。但在一些應用場合，FPGA中的配置存儲單元SRAM位狀態(tài)易于被單粒子輻射后翻轉。

現有技術中，為解決上述單粒子輻射導致SRAM位狀態(tài)翻轉的問題，提出了一種提高FPGA中配置SRAM抗單粒子翻轉閾值的方法。通過在SRAM中交叉耦合反向器對的每個輸入端與另一反向器的輸出端連線間插入一個MOS管接成的柵氧電容，延長被打翻數據經反向器反饋回來的時間，使得反饋時間大于被打翻數據恢復時間，從而提高SRAM抗單粒子翻轉閾值。還有技術人員通過在SRAM中交叉耦合反向器對的每個輸出端與另一反向器輸入端連線間插入一個等效于電阻的MOS傳輸管，以延長被打翻數據經反向器反饋回來的時間，從而提高SRAM抗單粒子翻轉閾值。另外一種方法是通過在SRAM存儲節(jié)點增加MOS管柵氧電容縮短被打翻數據恢復時間的方法，從而提高SRAM抗單粒子翻轉閾值。不同于前面通過延長被打翻數據經反向器反饋回來的時間或縮短被打翻數據的恢復時間以提高SRAM抗單粒子翻轉閾值的方法，還有技術人員提出了一種雙互鎖存儲單元電路，其相當于傳統兩端讀寫SRAM單元的二模冗余電路，相比于可編程邏輯器件中配置存儲單元單端讀寫多用了2個MOS管。

上述方法通過增加敏感結點電容縮短被打翻數據恢復時間或在SRAM中反向器輸入路徑上增加電阻電容延長被打翻數據經反向器反饋回來的時間提高SRAM抗單粒子翻轉閾值。而對于二模冗余SRAM單元的雙互鎖存儲單元電路，該電路12個MOS管，需兩端差分讀寫。可編程邏輯器件上電時需對內部配置存儲單元清零，使其處在確定的狀態(tài)。因此，二模冗余的配置存儲單元就需在存儲相同狀態(tài)的兩個結點各增加一個清零管。本文給出了用于FPGA的帶清零管的單端讀寫的三模冗余配置存儲單元電路，相比兩端讀寫存儲單元少占有了一倍的布線。不同于文獻中存儲單元‘0’與‘1’都需讀寫，該配置存儲單元上電時清一次零，然后配置時需寫‘1’的配置單元再寫‘1’；回讀配置數據時也是默認‘1’，只回讀‘0’。

公開內容

(一)要解決的技術問題

本公開提供了一種抗單粒子翻轉的FPGA三模冗余配置存儲單元電路，以至少部分解決以上所提出的技術問題。

(二)技術方案