[發(fā)明專(zhuān)利]抗單粒子翻轉(zhuǎn)的FPGA三模冗余配置存儲(chǔ)單元電路在審
| 申請(qǐng)?zhí)枺?/td> | 201711218764.8 | 申請(qǐng)日： | 2017-11-28 |
| 公開(kāi)（公告）號(hào)： | CN107833586A | 公開(kāi)（公告）日： | 2018-03-23 |
| 發(fā)明（設(shè)計(jì)）人： | 屈小鋼;魏育成;尹韜;韋援豐 | 申請(qǐng)（專(zhuān)利權(quán)）人： | 中科億海微電子科技（蘇州）有限公司 |
| 主分類(lèi)號(hào)： | G11C7/24 | 分類(lèi)號(hào)： | G11C7/24;G11C11/413 |
| 代理公司： | 中科專(zhuān)利商標(biāo)代理有限責(zé)任公司11021 | 代理人： | 曹玲柱 |
| 地址： | 215028 江蘇省蘇州市工業(yè)園*** | 國(guó)省代碼： | 江蘇;32 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 粒子 翻轉(zhuǎn) fpga 冗余 配置 存儲(chǔ) 單元 電路 | ||
1.一種抗單粒子翻轉(zhuǎn)的FPGA三模冗余配置存儲(chǔ)單元電路，包括：
傳輸單元，包括：
3個(gè)傳輸管：第一傳輸MOS管(113)、第二傳輸MOS管(114)和第三傳輸MOS管(115)，所述第一傳輸MOS管(113)、第二傳輸MOS管(114)和第三傳輸MOS管(115)連接到輸入端sel，所述第一傳輸MOS管(113)、第二傳輸MOS管(114)和第三傳輸MOS管(115)連接到所述輸入端data；
清零單元，包括：
3個(gè)清零管：第一清零MOS管(116)、第二清零MOS管(117)和第三清零MOS管(118)，所述第一清零MOS管(116)、第二清零MOS管(117)和第三清零MOS管(118)連接到輸入端clr；
互鎖存儲(chǔ)單元，包括：
6個(gè)上MOS管：第一上MOS管(101)、第二上MOS管(103)、第三上MOS管(105)、第四上MOS管(107)、第五上MOS管(109)、第六上MOS管(111)，以及
6個(gè)下MOS管：第一下MOS管(102)、第二下MOS管(104)、第三下MOS管(106)、第四下MOS管(108)、第五下MOS管(110)、第六下MOS管(112)；
其中，所述第一上MOS管(101)、第二上MOS管(103)、第三上MOS管(105)、第四上MOS管(107)、第五上MOS管(109)、第六上MOS管(111)和第一下MOS管(102)、第二下MOS管(104)、第三下MOS管(106)、第四下MOS管(108)、第五下MOS管(110)、第六下MOS管(112)組成6級(jí)互鎖存儲(chǔ)單元，每一級(jí)逐次以相同的方式相連，第6級(jí)再連接到第1級(jí)；所述互鎖存儲(chǔ)單元通過(guò)所述傳輸單元連接到輸入端sel及輸入端data，通過(guò)所述清零單元連接到輸入端clr；每一級(jí)包括1個(gè)上MOS管和1個(gè)下MOS管，所述每一級(jí)的1個(gè)上MOS管和1個(gè)下MOS管的漏極D端連接，并連接到下一級(jí)上MOS管的柵極G端，以及上一級(jí)下MOS管的柵極G端。
2.根據(jù)權(quán)利要求1所述的FPGA三模冗余配置存儲(chǔ)單元電路，其中，所述第一傳輸MOS管(113)、第二傳輸MOS管(114)和第三傳輸MOS管(115)為NMOS管。
3.根據(jù)權(quán)利要求2所述的FPGA三模冗余配置存儲(chǔ)單元電路，所述傳輸單元中：
輸入端sel接第一傳輸MOS管(113)的柵極G端、第二傳輸MOS管(114)的柵極G端和第三傳輸MOS管(115)的柵極G端；
輸入端data接第一傳輸MOS管(113)的源極S端、第二傳輸MOS管(114)的源極S端和第三傳輸MOS管(115)的源極S端。
4.根據(jù)權(quán)利要求3所述的FPGA三模冗余配置存儲(chǔ)單元電路，所述傳輸單元中：
第一傳輸MOS管(113)的漏極D端接第一上MOS管(101)的漏極D端和第一下MOS管(102)的漏極D端，又接到第二上MOS管(103)的柵極G端和第六下MOS管(112)的柵極G端；
第二傳輸MOS管(114)的漏極D端接第三上MOS管(105)的漏極D端和第三下MOS管(106)的漏極D端，又接到第四上MOS管(107)的柵極G端和第二下MOS管(104)的柵極G端；
第三傳輸MOS管(115)的漏極D端接第五上MOS管(109)的漏極D端和第五下MOS管(110)的漏極D端，又接到第六上MOS管(111)的柵極G端和第四下MOS管(108)的柵極G端。
5.根據(jù)權(quán)利要求4所述的FPGA三模冗余配置存儲(chǔ)單元電路，其中，所述第一清零MOS管(116)、第二清零MOS管(117)和第三清零MOS管(118)為NMOS管。
6.根據(jù)權(quán)利要求5所述的FPGA三模冗余配置存儲(chǔ)單元電路，所述清零單元中，
輸入端clr接第一清零MOS管(116)的柵極G端、第二清零MOS管(117)的柵極G端和第三清零MOS管(118)的柵極G端。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于中科億海微電子科技（蘇州）有限公司，未經(jīng)中科億海微電子科技（蘇州）有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711218764.8/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 一種FPGA 原型驗(yàn)證時(shí)鐘裝置
- 一種用于FPGA的跨平臺(tái)多層次集成設(shè)計(jì)系統(tǒng)
- 一種FPGA單元升級(jí)設(shè)備、系統(tǒng)和方法
- 一種FPGA重構(gòu)裝置和方法
- 一種存儲(chǔ)多個(gè)FPGA文件的裝置及加載方法
- FPGA鏡像加載方法及系統(tǒng)
- 一種基于DSP的FPGA程序遠(yuǎn)程在線(xiàn)更新系統(tǒng)及方法
- 利用基于圖的相似性搜索逐步生成FPGA實(shí)現(xiàn)的方法
- FPGA配置方法、裝置以及FPGA器件
- 一種邏輯門(mén)陣列FPGA配置系統(tǒng)和方法
- 一種針對(duì)ASIC設(shè)計(jì)中網(wǎng)表邏輯冗余的優(yōu)化方法及系統(tǒng)
- 可自動(dòng)恢復(fù)冗余的冗余控制系統(tǒng)及其冗余自動(dòng)恢復(fù)方法
- 一種具備冗余接口的列控車(chē)載設(shè)備
- 可自動(dòng)恢復(fù)冗余的冗余控制系統(tǒng)
- 一種監(jiān)測(cè)冗余網(wǎng)絡(luò)完整性的方法和冗余裝置
- 冗余修正電路及應(yīng)用其的冗余修正方法
- N：1有狀態(tài)應(yīng)用網(wǎng)關(guān)冗余方法、系統(tǒng)和備用服務(wù)網(wǎng)關(guān)
- 冗余網(wǎng)絡(luò)中的信息共享方法及裝置、計(jì)算機(jī)存儲(chǔ)介質(zhì)
- 帶反饋校正的冗余結(jié)構(gòu)
- 一種冗余制動(dòng)單元及車(chē)輛
