[發明專利]半導體器件及其制造方法

有效

• 申請號: 201711215262.X
• 申請日: 2017-11-28
• 公開（公告）號: CN108183105B
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 許佑凌;施宏霖;邱捷飛;劉珀瑋;黃文鐸;才永軒;楊世匡
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11529;H01L27/11531
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種制造非易失性存儲器半導體器件的方法，包括：

在半導體襯底的非易失性存儲器單元區上形成多個存儲器單元；

在所述多個存儲器單元上方形成導電層；

在所述多個存儲器單元上方形成具有小于1.2厘泊的粘度的平坦化材料的第一平坦化層；

對所述第一平坦化層和所述導電層實施平坦化操作，從而去除所述第一平坦化層的上部區域和所述導電層的上部區域；

在實施所述平坦化操作之后，在所述多個存儲器單元上形成硬掩模層；以及

在形成所述硬掩模層之后，完全地去除所述多個存儲器單元之間的所述導電層的下部區域的部分。

2.根據權利要求1所述的方法，其中，每個存儲器單元均包括第一控制柵極和第二控制柵極以及位于所述第一控制柵極和所述第二控制柵極之間的擦除柵極，

分別位于所述第一控制柵極和所述第二控制柵極外部的第一選擇柵極和第二選擇柵極，以及

分別在所述第一控制柵極和所述第二控制柵極下面形成的第一浮置柵極和第二浮置柵極。

3.根據權利要求1所述的方法，其中，形成所述硬掩模層包括：

在所述多個存儲器單元上方形成由硅氧化物基形成的第一硬掩模層；以及

在所述第一硬掩模層上方形成由硅氮化物基形成的第二硬掩模層。

4.根據權利要求1所述的方法，還包括：在形成所述硬掩模層之后，在所述存儲器單元上形成第二平坦化層。

5.根據權利要求4所述的方法，還包括：在所述第二平坦化層上形成光刻膠層。

6.根據權利要求1所述的方法，其中，在所述半導體襯底上方設置介電層，以及

從所述介電層的上表面至第三導電層的最上表面的平坦表面處測量的所述第三導電層的導電層的厚度T1與從所述硬掩模層的上表面至所述第三導電層的最上表面的導電層的厚度T2的比率T1/T2在從10/1至2/1的范圍。

7.根據權利要求1所述的方法，還包括：

在與所述非易失性存儲器單元區間隔開的所述半導體襯底的外圍區中形成邏輯區；以及

在所述邏輯區和所述非易失性存儲器單元區之間形成接地區域。

8.一種用于制造包括非易失性存儲器的半導體器件的方法，所述方法包括：

在襯底上方形成堆疊結構，所述堆疊結構包括：

第一多晶硅層，設置在第一介電層上方；

第二介電層，設置在所述第一多晶硅層上方；

第二多晶硅層，設置在所述第二介電層上方；

覆蓋絕緣層，設置在所述第二多晶硅層上方；以及

側壁間隔件，設置在所述第一多晶硅層、所述第二介電層、所述第二多晶硅層和所述覆蓋絕緣層的相對側上；

在所述堆疊結構上方形成第三多晶硅層，從而覆蓋所述堆疊結構；

在所述第三多晶硅層上方形成具有小于1.2厘泊的粘度的平坦化材料的第一平坦化層；

去除所述第一平坦化層和所述第三多晶硅層的上部，從而形成選擇柵極和擦除柵極；以及

在去除所述第一平坦化層和所述第三多晶硅層的上部之后，在所述堆疊結構上形成硬掩模層。

9.根據權利要求8所述的方法，其中，所述平坦化材料是有機材料。

10.根據權利要求8所述的方法，其中，在所述第三多晶硅層的下平坦部分處測量形成的所述第一平坦化層的厚度T3與在所述第三多晶硅層的最上平坦表面處測量的所述第一平坦化層的厚度T4的比率T3/T4在從15/1至3/1的范圍。

11.根據權利要求8所述的方法，其中，去除所述第一平坦化層和所述第三多晶硅層的上部包括：

使用第一等離子體工藝實施第一回蝕刻操作以部分地去除所述第一平坦化層和所述第三多晶硅層，從而暴露所述覆蓋絕緣層；以及

使用第二等離子體工藝實施第二回蝕刻操作以進一步減小所述第三多晶硅層的厚度，從而形成所述選擇柵極和所述擦除柵極。