[發明專利]儲存裝置及其操作方法

有效

• 申請號: 201711213007.1
• 申請日: 2017-11-28
• 公開（公告）號: CN108694977B
• 公開（公告）日: 2021-12-24
• 發明（設計）人: 徐智賢
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C15/04
• 分類號: G11C15/04
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

儲存裝置及其操作方法。這里可以提供具有干擾特性的儲存裝置和操作該儲存裝置的方法。儲存裝置可以包括：一個或更多個半導體存儲器件，各個半導體存儲器件包括多個存儲單元；和存儲控制器，該存儲控制器被配置為根據所述多個存儲單元的編程速度來設置所述一個或更多個半導體存儲器件的通過電壓的電平。

技術領域

本公開的各種實施方式總體涉及電子裝置，更具體地，涉及儲存裝置和操作儲存裝置的方法。

背景技術

儲存裝置是用于在主機裝置(諸如，例如計算機、智能電話或智能平板)的控制下存儲數據的裝置。儲存裝置的示例包括用于將數據存儲在磁盤中的裝置(如在硬盤驅動器(HDD)的情況下)和用于將數據存儲在半導體存儲器(特別是在非易失性存儲器)中的裝置(如在固態硬盤(SSD)或存儲卡的情況下)。

非易失性存儲器是即使在斷電時也保持存儲在其中的數據的存儲裝置。非易失性存儲裝置的代表示例包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦可編程ROM(EEPROM)、閃存、相變隨機存取存儲器(PRAM)、磁RAM(MRAM)、電阻RAM(RRAM)、鐵電RAM(FRAM)等。閃存被分類成NOR型存儲器和NAND型存儲器。

發明內容

本公開的各種實施方式致力于具有改進的干擾特性的儲存裝置和操作該儲存裝置的方法。

本公開的實施方式提供了一種半導體存儲器件。該半導體存儲器件包括：存儲單元陣列，該存儲單元陣列包括多個存儲塊；外圍電路，該外圍電路被配置為對所述存儲單元陣列執行操作；以及控制邏輯，該控制邏輯被配置為在執行所述操作時基于在所述多個存儲塊中的內容可尋址存儲(CAM)塊中存儲的設置信息控制所述外圍電路。所述設置信息包括向在所述存儲單元陣列中包括的多個存儲單元施加的通過電壓的電平，并且所述通過電壓的電平根據所述多個存儲單元的編程速度來確定。

本公開的實施方式提供了一種儲存裝置。該儲存裝置包括：一個或更多個半導體存儲器件，各個半導體存儲器件包括多個存儲單元；和存儲控制器，該存儲控制器被配置為根據所述多個存儲單元的編程速度來設置所述一個或更多個半導體存儲器件的通過電壓的電平。

本公開的實施方式提供了一種操作儲存裝置的方法。該儲存裝置包括半導體存儲器件和配置為控制所述半導體存儲器件的存儲控制器，所述半導體存儲器件具有多個存儲單元。所述方法包括以下步驟：測量所述多個存儲單元中的一部分或所有所述多個存儲單元的編程速度；以及根據所測量的編程速度設置所述半導體存儲器件的通過電壓的電平。

附圖說明

圖1是例示了根據本公開的實施方式的半導體存儲器件的框圖。

圖2是例示了圖1所示的存儲單元陣列的圖。

圖3是例示了圖2所示的存儲塊的電路圖。

圖4是例示了圖2所示的存儲塊的電路圖。

圖5是說明在半導體存儲器件的編程操作期間向字線和位線施加的電壓的波形圖。

圖6是說明根據半導體存儲器件的通過電壓的大小的干擾現象的曲線圖。

圖7是說明根據本公開的實施方式的根據半導體存儲器件的編程速度選擇編程電壓和通過電壓的大小的方法的表。

圖8是例示了根據本公開的實施方式的儲存裝置的框圖。

圖9是根據本公開的實施方式的儲存裝置的操作的流程圖。

圖10是根據本公開的實施方式的儲存裝置的操作的流程圖。

圖11是說明根據本公開的實施方式的確定半導體存儲器件的通過電壓的方法的表。

圖12是例示了圖8所示的儲存裝置的框圖。