[發明專利]一種自對準四重圖形技術有效
申請號: | 201711208508.0 | 申請日: | 2017-11-27 |
公開(公告)號: | CN107993925B | 公開(公告)日: | 2020-04-10 |
發明(設計)人: | 毛曉明;蘇林;高晶 | 申請(專利權)人: | 長江存儲科技有限責任公司 |
主分類號: | H01L21/027 | 分類號: | H01L21/027;H01L21/033;H01L23/538 |
代理公司: | 北京辰權知識產權代理有限公司 11619 | 代理人: | 佟林松 |
地址: | 430074 湖北省武漢市洪山區東*** | 國省代碼: | 湖北;42 |
權利要求書: | 查看更多 | 說明書: | 查看更多 |
摘要: | |||
搜索關鍵詞: | 一種 對準 圖形 技術 | ||
技術領域
本發明涉及半導體制造領域,尤其涉及一種芯片后端金屬制程工藝,特別是一種自對準四重圖形技術(Self-Aligned Quadruple Pattern,簡稱SAQP),例如用于金屬互連結構的制備工藝制程中。
背景技術
半導體器件,例如3D NAND(3D與非)閃存,其制造必須歷經一系列工藝流程,該流程包括諸如刻蝕和光刻等各種不同的半導體器件工藝步驟。在傳統的制造流程上會包括300~400個步驟,其中每一步驟都會影響該半導體芯片上各器件的最終形貌,即影響器件的特征尺寸,從而影響器件的各種電特性。在傳統的工藝流程上會區分為兩類主要的次工藝流程,分別為前段制程(Front End of Line,簡稱FEOL)和后段制程(Back End of Line,簡稱BEOL)。
后段制程可包括金屬層的形成,以及在晶圓上不同層的金屬層間金屬連線、接觸孔的形成等。其中,金屬互連結構是為了實現半導體芯片器件之間的電連接的重要結構,目前已發展出各種金屬互連結構以及形成工藝,例如銅互連結構,以及形成銅互連結構的電化學鍍(Electrochemical Plating,簡稱ECP)工藝。例如,現有技術中通常的做法是在層間介質層上形成圖形化的溝道,然后電化學鍍沉積金屬銅,將金屬銅作為金屬層鑲嵌(Damascene Process)于層間介質層內以構成半導體器件金屬互連結構基體,隨后在基體表面再沉積一層電遷移阻擋層或者擴散阻擋層,覆蓋所述半導體器件金屬互連結構基體,從而形成一層完整的金屬互連結構層。
然而,隨著半導體技術的發展,要求特征尺寸(Critical Dimension,簡稱 CD)越來越小,而雙重圖形技術(Double Pattern,DP)是目前實現更小尺寸的圖形的關鍵技術。雙重圖形技術一般包括自對準雙重圖形技術(Self-Aligned Double Pattern,SADP)、二次刻蝕雙重圖形技術(Dual-Etch Double Pattern, DEDP)和單刻蝕雙重圖形技術(Single-Etch Double Pattern,SADP)三種。其中,自對準雙重圖形技術(SADP)由于可以實現優異線寬和節距控制效果而被廣泛應用于3D NAND閃存等半導體器件的制造中。
現有自對準雙重圖形技術(SADP)通常包括下述步驟:
S1:請參見圖1a,在待刻蝕層1的表面依次沉積形成第一硬掩模層2、核心材料層3、第二硬掩模層4和光刻層,并隨后進行光刻以形成圖形化的光刻層5;
S2:請參見圖1b,利用圖形化的光刻層5為掩模對第二硬掩模層4進行刻蝕,形成圖形化的第二硬掩模層(未圖示);隨后利用圖形化的第二硬掩模層作為掩模對核心材料層3進行刻蝕,形成圖形化的核心材料層3’;隨后去除圖形化的第二硬掩模層,并沉積形成覆蓋圖形化的核心材料層3’和第一硬掩模層2 的側墻材料層6;
S3:參見圖1c,刻蝕以去除水平方向的側墻材料層6以形成側墻層6’;
S4:參見圖1d,去除圖形化的核心材料層3’;
S5:參見圖1e,以側墻層6’為掩模刻蝕第一硬掩模層2以形成圖形化的第一硬掩模層2’;
S6:參見圖1f,以圖形化的第一硬掩模層2’作為掩模刻蝕待刻蝕層1以形成溝道7。
然而上述自對準雙重圖形技術(SADP)存在一些問題,首先,其僅能實現 1/2最小尺寸(1/2Pitch)的的光刻圖形,如果想要進一步縮小最小尺寸來滿足更高密度的半導體集成電路的要求,則需要依賴開發更先進的光刻技術;其次,目前自對準雙重圖形技術(SADP)的光刻窗口(Litho Windows)較小,難以提高精度以保證關鍵尺寸(CD)的一致性。
因此,在目前光刻技術的前提下,開發新的圖形化技術,以進一步實現更小的最小尺寸,提高圖形化精度,從而最終提高3D NAND閃存等半導體器件產品的運行速度,以及使用可靠性,這一直為本領域技術人員所致力研究的方向。
發明內容
本發明的目的在于提供金屬互連結構的制備工藝,能夠有效提高3D NAND 閃存等半導體器件的運行速度,以及使用可靠性。
為了實現上述目的,本發明提出了一種自對準圖形工藝方法,其特征在于包括以下步驟:
在待刻蝕層的表面依次沉積形成第一硬掩模層、核心材料層、第二硬掩模層和光刻層,并隨后進行光刻以形成圖形化的光刻層;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于長江存儲科技有限責任公司,未經長江存儲科技有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711208508.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:去除光刻膠顯影后殘留缺陷的方法
- 下一篇:碳化硅歐姆接觸的制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造