[發明專利]一種SiC基UMOSFET的制備方法及SiC基UMOSFET在審
| 申請號: | 201711203721.2 | 申請日: | 2017-11-27 |
| 公開(公告)號: | CN107785438A | 公開(公告)日: | 2018-03-09 |
| 發明(設計)人: | 何志 | 申請(專利權)人: | 北京品捷電子科技有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L21/04 |
| 代理公司: | 北京志霖律師事務所11575 | 代理人: | 張文祎 |
| 地址: | 101302 北京市順*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 sic umosfet 制備 方法 | ||
技術領域
本發明涉及半導體器件技術領域。更具體地,涉及一種SiC基UMOSFET(溝槽型MOSFET,U-shaped Metal-Oxide-Semiconductor Field-Effect Transistor)的制備方法及SiC基UMOSFET。
背景技術
SiC是一種寬禁帶半導體材料,具有高飽和電子遷移率、高擊穿電場強度、以及高熱導率等優點,特別適合應用于高壓、大電流、高溫、高輻射等環境。
作為一種開關器件,SiC基金屬-氧化物半導體場效應晶體管(MOSFET-Metal-Oxide-Semiconductor Field-Effect Transistor)較同等電氣級別的Si基絕緣柵雙極型晶體管(IGBT-Insulated Gate Bipolar Transistor)具有更高的工作頻率,更低的功耗。因此,SiC基MOSFET被廣泛用于逆變器、光伏、風電、軌道列車、航空、直流高壓電力傳輸等領域,并且隨著電氣等級的不斷提高,SiC基半導體器件的應用優勢越發顯著。
作為開關器件的SiC基MOSFET從結構上主要分為兩類,一類是平面型,一類是溝槽型。平面型MOSFET是通過在SiC外延層上選擇注入離子形成P摻雜區和N+區,直接通過高溫熱生長在外延層表面生長一層氧化層,然后在氧化層上淀積一層多晶硅并將多晶硅圖形化處理后形成柵極。而溝槽型MOSFET是在外延層上挖槽,將被介質層包裹的多晶硅柵極放置其中。
由于溝槽型SiC基MOSFET通過將導電溝道豎直放置,提高了導電溝道的密度,消除了平面型MOSFET中的JFET(結型場效應晶體管,Junction Field-Effect Transistor)區,從而實現了更低的導通電阻而備受青睞。但是,由于目前SiC外延生長通常基于Si晶面,而在SiC的各個晶面中,Si晶面的氧化速度最慢,因此外延層上的溝槽在經過高溫熱氧化后溝槽底部的氧化層厚度會明顯薄于溝槽側壁,這使得器件在阻斷高電壓時溝槽底部柵氧層很容易因為其中的電場過強而發生擊穿,進而使得整個半導體器件失效。同時,厚度偏薄的溝槽底部柵氧層導致柵漏電容會偏高,半導體器件的頻率響應特性會偏差。
因此,需要提供一種SiC基UMOSFET及其制備方法,SiC基UMOSFET具有高可靠性和低柵漏電容。
發明內容
本發明要解決的第一個技術問題是提供一種SiC基UMOSFET的制備方法。
本發明要解決的第二個技術問題是提供一種SiC基UMOSFET。
為解決上述第一個技術問題,發明采用如下的技術方案:
一種SiC基UMOSFET的制備方法,該制備方法包括如下步驟:
S1:選取在N+型4H-SiC襯底的正面同質生長有一N-型外延層的外延片;
S2:對N-型外延層進行P型摻雜或P型外延生長,形成一P摻雜層;
S3:在P摻雜層上淀積一第一介質掩膜層,通過光刻在第一介質掩膜層上形成一離子注入窗口,使得位于離子注入窗口處的P摻雜層裸露;
S4:經離子注入窗口向裸露的P摻雜層進行N+型離子注入,然后將第一介質掩膜層剝離,再進行第一退火處理,在P摻雜層內形成一N+型離子注入層,N+型離子注入層的上表面與P摻雜層的上表面重合,且N+型離子注入層的厚度小于P摻雜層;
S5:在P摻雜層上表面淀積一第二介質掩膜層,通過光刻在第二介質掩膜層上形成一柵極溝槽窗口,使得位于柵極溝槽窗口處的N+型離子注入層裸露;
S6:經柵極溝槽窗口依次對裸露的N+型離子注入層以及位于N+型離子注入層下面的P摻雜層進行刻蝕至低于N-型外延層的上表面,形成柵極溝槽,且P摻雜層和N+型離子注入層均被柵極溝槽分成兩部分;
S7:向柵極溝槽底部的N-型外延層進行氧離子注入,在柵極溝槽底部的N-型外延層內形成一氧離子注入層,然后將第二介質掩膜層剝離;
S8:進行熱氧化處理,使得氧離子注入層被氧化,在柵極溝槽底部及其側壁形成一氧化層,且柵極溝槽底部的氧化層的厚度大于或等于柵極溝槽側壁的氧化層;
S9:在柵極溝槽內及其兩側的凸臺表面淀積一多晶硅層,使得多晶硅層將柵極溝槽剛好填平;
S10:通過光刻使得柵極溝槽內的多晶硅層被光刻膠覆蓋,且柵極溝槽兩側凸臺面上的多晶硅層裸露,然后通過刻蝕將柵極溝槽兩側凸臺面上的多晶硅層去除,留在柵極溝槽內的多晶硅層形成多晶硅柵極;
S11:在多晶硅柵極以及柵極溝槽兩側的凸臺表面淀積介質層;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京品捷電子科技有限公司,未經北京品捷電子科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711203721.2/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





