[發明專利]一種SiC基UMOSFET的制備方法及SiC基UMOSFET

在審

• 申請號: 201711203721.2
• 申請日: 2017-11-27
• 公開（公告）號: CN107785438A
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 何志
• 申請（專利權）人: 北京品捷電子科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/04
• 代理公司: 北京志霖律師事務所11575
• 代理人: 張文祎

1.一種SiC基UMOSFET的制備方法，其特征在于，該制備方法包括如下步驟：

S1：選取在N+型4H-SiC襯底(1)的正面同質生長有一N-型外延層(2)的外延片；

S2：對N-型外延層(2)進行P型摻雜或P型外延生長，形成一P摻雜層(3)；

S3：在P摻雜層(3)上淀積一第一介質掩膜層，通過光刻在第一介質掩膜層上形成一離子注入窗口，使得位于離子注入窗口處的P摻雜層(3)裸露；

S4：經離子注入窗口向裸露的P摻雜層(3)進行N+型離子注入，然后將第一介質掩膜層剝離，再進行第一退火處理，在P摻雜層(3)內形成一N+型離子注入層(4)，N+型離子注入層(4)的上表面與P摻雜層(3)的上表面重合，且N+型離子注入層(4)的厚度小于P摻雜層(3)；

S5：在P摻雜層(3)上表面淀積一第二介質掩膜層，通過光刻在第二介質掩膜層上形成一柵極溝槽窗口，使得位于柵極溝槽窗口處的N+型離子注入層(4)裸露；

S6：經柵極溝槽窗口依次對裸露的N+型離子注入層(4)以及位于N+型離子注入層(4)下面的P摻雜層(3)進行刻蝕至低于N-型外延層(2)的上表面，形成柵極溝槽(5)，且P摻雜層(3)和N+型離子注入層(4)均被柵極溝槽(5)分成兩部分；

S7：向柵極溝槽(5)底部的N-型外延層(2)進行氧離子注入，在柵極溝槽(5)底部的N-型外延層(2)內形成一氧離子注入層(6)，然后將第二介質掩膜層剝離；

S8：進行熱氧化處理，使得氧離子注入層(6)被氧化，在柵極溝槽(5)底部及其側壁形成一氧化層(7)，且柵極溝槽(5)底部的氧化層的厚度大于或等于柵極溝槽(5)側壁的氧化層；

S9：在柵極溝槽(5)內及其兩側的凸臺表面淀積一多晶硅層(8)，使得多晶硅層(8)將柵極溝槽(5)剛好填平；

S10：通過光刻使得柵極溝槽(5)內的多晶硅層(8)被光刻膠覆蓋，且柵極溝槽(5)兩側凸臺面上的多晶硅層(8)裸露，然后通過刻蝕將柵極溝槽(5)兩側凸臺面上的多晶硅層(8)去除，留在柵極溝槽(5)內的多晶硅層(8)形成多晶硅柵極；

S11：在多晶硅柵極以及柵極溝槽(5)兩側的凸臺表面淀積介質層(9)；

S12：通過光刻使得柵極溝槽(5)上方的介質層(9)被光刻膠覆蓋，且柵極溝槽(5)兩側凸臺面上的部分介質層(9)裸露，然后通過刻蝕將柵極溝槽(5)兩側凸臺面上的部分介質層(9)去除，使得柵極溝槽(5)每側的P摻雜層(3)和部分N+型離子注入層(4)裸露，在柵極溝槽(5)的每側形成一源極接觸區(10)；

S13：在介質層(9)表面和源極接觸區(10)淀積一源極金屬層(11)，在N+型4H-SiC襯底(1)的背面淀積一漏極金屬層(12)，然后進行第二退火處理，得到SiC基UMOSFET。

2.根據權利要求1所述的SiC基UMOSFET的制備方法，其特征在于，所述步驟S9-S11被替換為如下步驟：

S9'：在所述柵極溝槽(5)內及其兩側的凸臺表面淀積一多晶硅層(8)，使得所述柵極溝槽(5)內的多晶硅層(8)填滿后溢出；

S10'：然后將所述柵極溝槽(5)上方及其兩側凸臺面上的所述多晶硅層(8)刻蝕，使得在所述柵極溝槽(5)上方及其兩側凸臺面上留有一連續、平整的所述多晶硅層(8)；

S11'：通過氧化處理使得在所述柵極溝槽(5)上方及其兩側凸臺面上留有的所述多晶硅層(8)被氧化形成介質層(9)，留在所述柵極溝槽(5)內的未被氧化的多晶硅層(8)形成多晶硅柵極。

3.根據權利要求1或2所述的SiC基UMOSFET的制備方法，其特征在于，所述步驟S4中，所述N+型離子注入層(4)中N+型離子的注入濃度為1x10¹⁸cm^-3至1x10²¹cm^-3，N+型離子的注入深度為10nm至1000nm。

4.根據權利要求1或2所述的SiC基UMOSFET的制備方法，其特征在于，所述步驟S7中，所述氧離子注入層(6)中氧離子的注入深度為30nm至1000nm，氧離子的注入濃度為1x10¹⁸cm^-3至1x10²²cm^-3。