[發(fā)明專(zhuān)利]一種數(shù)據(jù)傳輸系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201711202586.X
• 申請(qǐng)日: 2017-11-27
• 公開(kāi)（公告）號(hào): CN108052476A
• 公開(kāi)（公告）日: 2018-05-18
• 發(fā)明（設(shè)計(jì)）人: 瞿浩正;韓業(yè)實(shí)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳華云科技實(shí)業(yè)有限公司
• 主分類(lèi)號(hào): G06F13/42
• 分類(lèi)號(hào): G06F13/42;G05B19/042
• 代理公司: 深圳市六加知識(shí)產(chǎn)權(quán)代理有限公司 44372
• 代理人: 許銓芬

本發(fā)明實(shí)施例涉及通訊技術(shù)領(lǐng)域，提供了一種數(shù)據(jù)傳輸系統(tǒng)，所述數(shù)據(jù)傳輸系統(tǒng)包括撥碼開(kāi)關(guān)、可編程邏輯器件及微處理器，所述可編程邏輯器件的輸入/輸出管腳與所述撥碼開(kāi)關(guān)的一個(gè)或多個(gè)數(shù)碼位相連，所述微處理器通過(guò)串行外設(shè)接口與所述可編程邏輯器件相連。相應(yīng)地，本發(fā)明實(shí)施例還提供了一種可編程邏輯器件，解決了現(xiàn)有技術(shù)中傳輸CAN ID過(guò)程中占用較多I/O口資源的問(wèn)題，提高了資源利用率。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及通訊技術(shù)領(lǐng)域，尤其涉及一種數(shù)據(jù)傳輸系統(tǒng)。

背景技術(shù)

對(duì)于傳統(tǒng)的工業(yè)設(shè)備而言，可采用集中式、分布式兩種架構(gòu)。對(duì)于采用分布式和模塊化設(shè)計(jì)的方式而言，工業(yè)設(shè)備可以較快地完成開(kāi)發(fā)周期，但缺點(diǎn)是會(huì)導(dǎo)致設(shè)備的功能不能集中到一塊電路板上。基于該方式開(kāi)發(fā)出來(lái)的設(shè)備，其功能會(huì)被分布到多個(gè)模塊，而這多個(gè)模塊之間，會(huì)根據(jù)功能的層次和集中度，把其中的某個(gè)模塊定義為主控模塊或中心模塊，其他非主控模塊，其余的非主控模塊通過(guò)星型網(wǎng)絡(luò)結(jié)構(gòu)，連接到主控模塊或中心模塊。

現(xiàn)有技術(shù)中，工業(yè)設(shè)備可采用控制器局域網(wǎng)絡(luò)(Controller Area Network,CAN)總線(xiàn)構(gòu)建主控模塊與非主控模塊的星型網(wǎng)絡(luò)和通信鏈路。CAN總線(xiàn)上的站點(diǎn)數(shù)目理論上不受限制，實(shí)際上因驅(qū)動(dòng)器驅(qū)動(dòng)能力，一般最大站點(diǎn)數(shù)量為100～110左右。

對(duì)于復(fù)雜的傳輸網(wǎng)絡(luò)而言，每一個(gè)非主控模塊的標(biāo)識(shí)(ID)需要通過(guò)撥碼開(kāi)關(guān)來(lái)生成。而大多數(shù)采用CAN總線(xiàn)的產(chǎn)品，均采用多位撥碼開(kāi)關(guān)獲取高/低電平，并將該高/低電平直接輸出至微處理器(例如先進(jìn)RISC處理器(Advanced RISC Machine,ARM)處理器)的輸入/輸出(I/O)端口，從而使微處理器讀取到CAN各站點(diǎn)的ID號(hào)(即CAN ID)。

實(shí)現(xiàn)本發(fā)明過(guò)程中，發(fā)明人發(fā)現(xiàn)相關(guān)技術(shù)中至少存在如下問(wèn)題：由于微處理器的I/O端口資源有限，而撥碼開(kāi)關(guān)的數(shù)碼位(典型如8位撥碼開(kāi)關(guān))較多，在微處理器讀取CANID的傳輸過(guò)程中需要占用較多的I/O口資源。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種數(shù)據(jù)傳輸?shù)南到y(tǒng)，能夠解決現(xiàn)有技術(shù)中傳輸CAN ID過(guò)程中占用較多I/O口資源的問(wèn)題。

為了解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例公開(kāi)了如下技術(shù)方案：

第一方面，本發(fā)明實(shí)施例提供了一種數(shù)據(jù)傳輸?shù)南到y(tǒng)，所述數(shù)據(jù)傳輸系統(tǒng)包括撥碼開(kāi)關(guān)、可編程邏輯器件及微處理器，所述可編程邏輯器件的輸入/輸出管腳與所述撥碼開(kāi)關(guān)的一個(gè)或多個(gè)數(shù)碼位相連，所述微處理器通過(guò)串行外設(shè)接口與所述可編程邏輯器件相連。

可選地，所述可編程邏輯器件還與一個(gè)或多個(gè)限流電阻一端相連，且所述一個(gè)或多個(gè)限流電阻的另一端接地。

可選地，所述數(shù)據(jù)傳輸系統(tǒng)還包括電源，所述撥碼開(kāi)關(guān)一端連接電源的正極。

可選地，所述可編程邏輯器件包括電平檢測(cè)器及寄存器，所述電平檢測(cè)器用于檢測(cè)所述撥碼開(kāi)關(guān)數(shù)碼位的電平狀態(tài)，所述寄存器用于記錄所述電平狀態(tài)對(duì)應(yīng)的標(biāo)識(shí)信息。

可選地，所述微處理器為高級(jí)RISC處理器ARM，用于通過(guò)所述串行外設(shè)接口，獲取所述可編程邏輯器件中寄存器記錄的標(biāo)識(shí)信息。

可選地，所述可編程邏輯器件為現(xiàn)場(chǎng)可編程門(mén)陣列FPGA。

第二方面，本發(fā)明實(shí)施例還提供了一種可編程邏輯器件，所述可編程邏輯器件通過(guò)輸入/輸出管腳與撥碼開(kāi)關(guān)的一個(gè)或多個(gè)數(shù)碼位相連，用于獲取所述撥碼開(kāi)關(guān)生成的標(biāo)識(shí)信息，并且，所述可編程邏輯器件與微處理器通過(guò)串行外設(shè)接口相連，用于將所述獲取的標(biāo)識(shí)信息通過(guò)所述串行外設(shè)接口傳輸給所述微處理器。

可選地，所述可編程邏輯器件包括電平檢測(cè)器及寄存器，所述電平檢測(cè)器用于檢測(cè)所述撥碼開(kāi)關(guān)數(shù)碼位的電平狀態(tài)，所述寄存器用于記錄所述電平狀態(tài)對(duì)應(yīng)的標(biāo)識(shí)信息。

可選地，所述可編程邏輯器件還與一個(gè)或多個(gè)限流電阻一端相連。