[發(fā)明專(zhuān)利]一種可變延時(shí)異步時(shí)序控制電路及控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711195584.2
• 申請(qǐng)日: 2017-11-24
• 公開(kāi)（公告）號(hào): CN107835021B
• 公開(kāi)（公告）日: 2020-10-27
• 發(fā)明（設(shè)計(jì)）人: 張國(guó)和;朱海燕;王振;徐代果;陳光炳;劉旋
• 申請(qǐng)（專(zhuān)利權(quán)）人: 西安交通大學(xué)
• 主分類(lèi)號(hào): H03M1/12
• 分類(lèi)號(hào): H03M1/12;H03M1/46
• 代理公司: 西安通大專(zhuān)利代理有限責(zé)任公司 61200
• 代理人: 徐文權(quán)

1.一種可變延時(shí)異步時(shí)序控制電路，其特征在于：包括V_INP差分信號(hào)輸入端與V_INN差分信號(hào)輸入端，V_INP差分信號(hào)輸入端與V_INN差分信號(hào)輸入端分別通過(guò)采樣開(kāi)關(guān)k₁與采樣開(kāi)關(guān)k₂連接V_XP采樣保持電路與V_XN采樣保持電路，V_XP采樣保持電路連接正N位DAC二進(jìn)制電容陣列的上極板，V_XN采樣保持電路連接負(fù)N位DAC二進(jìn)制電容陣列的上極板；V_XP采樣保持電路與V_XN采樣保持電路連接兩級(jí)動(dòng)態(tài)比較器；正N位DAC二進(jìn)制電容陣列的下極板連接Cp陣列開(kāi)關(guān)控制單元，負(fù)N位DAC二進(jìn)制電容陣列的下極板連接Cn陣列開(kāi)關(guān)控制單元；兩級(jí)動(dòng)態(tài)比較器的輸出端連接SAR邏輯控制單元，兩級(jí)動(dòng)態(tài)比較器的正輸出端COUTP與負(fù)輸出端COUTN經(jīng)過(guò)SAR邏輯控制單元中的與非門(mén)后產(chǎn)生信號(hào)Valid_s，再通過(guò)可變延時(shí)單元輸出攜帶不同延時(shí)的Valid信號(hào)，可變延時(shí)單元分為比較相延時(shí)鏈和電容切換延時(shí)鏈，可變延時(shí)單元的輸出接到移位寄存器陣列，生成電容切換控制時(shí)鐘Clki以及比較器的比較時(shí)鐘Clkc；Cp陣列開(kāi)關(guān)控制單元與Cn陣列開(kāi)關(guān)控制單元上均設(shè)有能夠相互切換的高電平信號(hào)端、低電平信號(hào)端及共模電壓信號(hào)端；所述的Cp陣列開(kāi)關(guān)控制單元包括N個(gè)C_iP電容下極板電壓切換單元，Cn陣列開(kāi)關(guān)控制單元包括N個(gè)D觸發(fā)器、延時(shí)鏈、或非門(mén)NOR_i2、非門(mén)NOT_i及C_iN電容下極板電壓切換單元；

SAR邏輯控制單元輸出電容切換控制時(shí)鐘Clk_i、兩級(jí)動(dòng)態(tài)比較器的正輸出端COUTP以及采樣信號(hào)Clks與D觸發(fā)器相連，D觸發(fā)器輸出Q端與C_iP電容下極板電壓切換單元相連，C_iP電容下極板電壓切換單元輸出與正N位DAC二進(jìn)制采樣電容陣列中的電容C_iP下極板相連，D觸發(fā)器非端輸出端與C_iN電容下極板電壓切換單元相連，C_iN電容下極板電壓切換單元輸出與負(fù)N位DAC二進(jìn)制采樣電容陣列中的電容C_iN下極板相連；

信號(hào)Clk_ib與延時(shí)鏈相連，延時(shí)鏈輸出及采樣信號(hào)Clks與或非門(mén)NOR_i2相連，或非門(mén)NOR_i2輸出信號(hào)dClk_i與非門(mén)NOT_i相連，非門(mén)NOT_i輸出為信號(hào)dClk_ib。

2.根據(jù)權(quán)利要求1所述的可變延時(shí)異步時(shí)序控制電路，其特征在于：所述的可變延時(shí)單元由多個(gè)反相器級(jí)連構(gòu)成，傳遞高電平的快通路上管子采用較大的寬長(zhǎng)比，實(shí)現(xiàn)比較相的短延時(shí)，傳遞低電平的慢通路上管子采用較小的寬長(zhǎng)比，實(shí)現(xiàn)電容切換相的長(zhǎng)延時(shí)。