[發(fā)明專利]一種處理高速數(shù)據(jù)的設(shè)備和方法

在審

• 申請?zhí)枺?/td>: 201711191802.5
• 申請日: 2017-11-24
• 公開（公告）號: CN107846284A
• 公開（公告）日: 2018-03-27
• 發(fā)明（設(shè)計）人: 陳鈺龍;周愛明;王大波;梁活強;閑新仔;雷龍云;周柳奇
• 申請（專利權(quán)）人: 廣東惠利普路橋信息工程有限公司
• 主分類號: H04L12/02
• 分類號: H04L12/02;H04L12/10;H04L29/08
• 代理公司: 北京中濟緯天專利代理有限公司11429
• 代理人: 袁艷君

1.一種處理高速數(shù)據(jù)的設(shè)備，包括數(shù)據(jù)交換接口、CPU、第一FPGA芯片、第二FPGA芯片和供電系統(tǒng)，其特征在于，所述第二FGPA芯片與第一FGPA芯片相接，第二FGPA芯片加載有FGPA程序；所述CPU1分別與第一FPGA芯片和第二FPGA芯片相接；所述供電系統(tǒng)通過降噪電路分別與CPU、第一FPGA芯片和第二FPGA芯片連接，降噪電路包括初級濾波電路、功率放大電路和尾端濾波電路組成；所述初級濾波電路為由第一電感和第一電容構(gòu)成的第一RC濾波電路；所述尾端濾波電路包括第二電感和第二電容組成的第二RC濾波電路、第三電感和第三電容組成的第三RC濾波電路與第四電感和第四電容組成的第四濾波RC電路；所述功率放大電路包括三極管，三極管的集電極通過第一電阻連接有電源，三極管的基極與第一RC濾波電路的輸出節(jié)點連接，三極管的集電極通過第三電阻與第二RC濾波電路的輸出節(jié)點連接。

2.根據(jù)權(quán)利要求1所述的處理高速數(shù)據(jù)的設(shè)備，其特征在于，所述數(shù)據(jù)交換接口設(shè)置有多個。

3.根據(jù)權(quán)利要求1所述的處理高速數(shù)據(jù)的設(shè)備，其特征在于，所述第二RC濾波電路、第三RC濾波電路和第四RC濾波電路依次串聯(lián)而成。

4.根據(jù)權(quán)利要求1所述的處理高速數(shù)據(jù)的設(shè)備，其特征在于，所述三極管通過第二電阻接地。

5.一種處理高速數(shù)據(jù)的方法，其特征在于，步驟包括：

S1：數(shù)據(jù)輸入；

S2：數(shù)據(jù)處理；

S3：數(shù)據(jù)輸出與儲存。

6.根據(jù)權(quán)利要求5所述的處理高速數(shù)據(jù)的方法，其特征在于，所述數(shù)據(jù)的輸入與輸出均通過數(shù)據(jù)交換接口完成。

7.根據(jù)權(quán)利要求5所述的處理高速數(shù)據(jù)的方法，其特征在于，所述數(shù)據(jù)存儲通過云存儲客戶端，云存儲客戶端接收前端設(shè)備收集的數(shù)據(jù)，將所采集的數(shù)據(jù)寫入到云存儲集群，云存儲集群包括多個數(shù)據(jù)節(jié)點，該步驟包括：云存儲客戶端將收集的數(shù)據(jù)寫入到數(shù)據(jù)節(jié)點，數(shù)據(jù)節(jié)點將所采集的數(shù)據(jù)直接寫入到硬盤內(nèi)，即可完成數(shù)據(jù)的儲存。