[發(fā)明專利]3DNAND閃存的臺(tái)階接觸孔的構(gòu)建方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201711191661.7
• 申請(qǐng)日: 2017-11-24
• 公開（公告）號(hào): CN107833889A
• 公開（公告）日: 2018-03-23
• 發(fā)明（設(shè)計(jì)）人: 張文杰;陳保友;蓋晨光;周文華;宋宏光
• 申請(qǐng)（專利權(quán)）人: 長(zhǎng)江存儲(chǔ)科技有限責(zé)任公司
• 主分類號(hào): H01L27/11524
• 分類號(hào): H01L27/11524;H01L21/768
• 代理公司: 北京辰權(quán)知識(shí)產(chǎn)權(quán)代理有限公司11619
• 代理人: 劉廣達(dá)

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體的制造工藝領(lǐng)域，特別涉及3D NAND閃存的臺(tái)階接觸孔的構(gòu)建方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，目前存儲(chǔ)器制造技術(shù)已經(jīng)逐步從簡(jiǎn)單的平面結(jié)構(gòu)過渡到較為復(fù)雜的三維結(jié)構(gòu)，3D NAND閃存的技術(shù)研發(fā)是國(guó)際研發(fā)的主流之一。

建立這些復(fù)雜的三維結(jié)構(gòu)，主要依賴于淀積和蝕刻的工藝。制造過程中先淀積多層材料開始，然后在這些材料中蝕刻出長(zhǎng)而窄的垂直孔，形成通道，即進(jìn)行深孔蝕刻。在該制造過程中，由于深孔蝕刻對(duì)底層金屬層的選擇比要求較高，通常選用兩塊掩膜。一塊掩膜用于形成臺(tái)階上層接觸孔，一層用于形成臺(tái)階下層接觸孔。

但是，在蝕刻形成臺(tái)階下層接觸孔時(shí)，蝕刻工藝會(huì)不可避免地對(duì)已形成的臺(tái)階上層接觸孔的側(cè)壁造成損傷，從而導(dǎo)致電性能缺陷。

發(fā)明內(nèi)容

本發(fā)明的目的是為解決以上問題的至少一個(gè)，本發(fā)明提供一種3D NAND閃存中能夠避免臺(tái)階接觸孔損傷的構(gòu)建方法。

一種3D NAND閃存中臺(tái)階接觸孔的構(gòu)建方法，包括以下步驟：

提供包括第一臺(tái)階區(qū)域和第二臺(tái)階區(qū)域的襯底堆疊結(jié)構(gòu)，第一臺(tái)階區(qū)域和第二臺(tái)階區(qū)域均設(shè)有金屬臺(tái)階。

刻蝕形成與第一臺(tái)階區(qū)域的金屬臺(tái)階相連通的第一臺(tái)階接觸孔。

在第一臺(tái)階接觸孔的側(cè)壁和底壁沉積氮化硅。

刻蝕除去位于第一臺(tái)階接觸孔的底壁的氮化硅。

刻蝕形成與第二臺(tái)階區(qū)域的金屬臺(tái)階相連通的第二臺(tái)階接觸孔。

其中，形成的氮化硅層的厚度為30～150埃。

其中，襯底堆疊結(jié)構(gòu)包括硅襯底和位于硅襯底表面的堆疊層，金屬臺(tái)階位于堆疊層內(nèi)。

其中，金屬臺(tái)階為鎢臺(tái)階。

其中，形成第一臺(tái)階接觸孔和第二臺(tái)階接觸孔的刻蝕方式以及除去底壁的氮化硅的刻蝕工藝均為等離子刻蝕，其中除去底壁的氮化硅的刻蝕工藝為各向異性等離子刻蝕。

本發(fā)明在臺(tái)階接觸孔的構(gòu)建過程中，分兩次先后在不同的臺(tái)階區(qū)域刻蝕形成臺(tái)階接觸孔，并且在兩次刻蝕之間，在先形成的臺(tái)階接觸孔的內(nèi)壁沉積保護(hù)膜層作為防護(hù)，防止其被后續(xù)刻蝕傷害，使刻蝕工藝完善，并降低了后續(xù)刻蝕的難度。

附圖說明

通過閱讀下文優(yōu)選實(shí)施方式的詳細(xì)描述，各種其他的優(yōu)點(diǎn)和益處對(duì)于本領(lǐng)域普通技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實(shí)施方式的目的，而并不認(rèn)為是對(duì)本發(fā)明的限制。而且在整個(gè)附圖中，用相同的參考符號(hào)表示相同的部件。在附圖中：

圖1示出了根據(jù)本發(fā)明實(shí)施方式的3D NAND閃存的臺(tái)階接觸孔的構(gòu)建方法的流程圖；

圖2a-圖2e示出了根據(jù)本發(fā)明實(shí)施方式的3D NAND閃存的臺(tái)階接觸孔的構(gòu)建方法的結(jié)構(gòu)流程圖；

其中，1.襯底堆疊結(jié)構(gòu)；10.硅襯底；20.堆疊層；210.金屬鎢臺(tái)階；220.第一臺(tái)階接觸孔；230.第二臺(tái)階接觸孔；2210.氮化硅保護(hù)層。

具體實(shí)施方式

下面將參照附圖更詳細(xì)地描述本公開的示例性實(shí)施方式。雖然附圖中顯示了本公開的示例性實(shí)施方式，然而應(yīng)當(dāng)理解，可以以各種形式實(shí)現(xiàn)本公開而不應(yīng)被這里闡述的實(shí)施方式所限制。相反，提供這些實(shí)施方式是為了能夠更透徹地理解本公開，并且能夠?qū)⒈竟_的范圍完整的傳達(dá)給本領(lǐng)域的技術(shù)人員。

本發(fā)明的基本思想是，使用兩塊掩膜分兩次對(duì)3D NAND的不同的臺(tái)階區(qū)域進(jìn)行臺(tái)階接觸孔的刻蝕，并且在兩次刻蝕之間，于在先形成的臺(tái)階接觸孔中先形成保護(hù)膜，防止其側(cè)壁被最后刻蝕損傷，彌補(bǔ)了分次刻蝕的缺陷，使臺(tái)階接觸孔的刻蝕工藝趨于完善。

如圖1所示，一種3D NAND閃存中臺(tái)階接觸孔的構(gòu)建方法，包括以下步驟：

提供包括第一臺(tái)階區(qū)域和第二臺(tái)階區(qū)域的襯底堆疊結(jié)構(gòu)，第一臺(tái)階區(qū)域和第二臺(tái)階區(qū)域均設(shè)有金屬臺(tái)階；刻蝕形成與第一臺(tái)階區(qū)域的金屬臺(tái)階相連通的第一臺(tái)階接觸孔；在第一臺(tái)階接觸孔的側(cè)壁和底壁沉積氮化硅；刻蝕除去位于第一臺(tái)階接觸孔的底壁的氮化硅；刻蝕形成與第二臺(tái)階區(qū)域的金屬臺(tái)階相連通的第二臺(tái)階接觸孔。

由于本構(gòu)建方法的每一步驟都伴隨相應(yīng)的結(jié)構(gòu)變化，下面將結(jié)合附圖2a、2b、2c、2d和2e根據(jù)3D NAND閃存的基礎(chǔ)結(jié)構(gòu)的變化對(duì)本發(fā)明作進(jìn)一步說明。其中附圖2a、2b、2c、2d和2e依次對(duì)應(yīng)本發(fā)明的五個(gè)步驟產(chǎn)生的結(jié)構(gòu)變化。

圖2a對(duì)應(yīng)本發(fā)明的提供襯底堆疊結(jié)構(gòu)步驟。如圖2a所示，預(yù)先制備一襯底堆疊結(jié)構(gòu)，該襯底堆疊結(jié)構(gòu)1包括兩個(gè)內(nèi)部設(shè)有金屬臺(tái)階的第一臺(tái)階區(qū)域和第二臺(tái)階區(qū)域。