[發明專利]半導體器件及制造其的方法

有效

• 申請號: 201711191137.X
• 申請日: 2017-11-24
• 公開（公告）號: CN108231688B
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 許然喆
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

1.一種半導體器件，包括：

襯底；

n型晶體管，其包括置于所述襯底上的第一結區域、置于所述第一結區域上的第一溝道區域、置于所述第一溝道區域上的第二結區域、以及至少部分地圍繞所述第一溝道區域的第一柵極堆疊；

p型晶體管，其包括置于所述襯底上的第三結區域、置于所述第三結區域上的第二溝道區域、置于所述第二溝道區域上的第四結區域、以及至少部分地圍繞所述第二溝道區域的第二柵極堆疊；以及

置于所述第二結區域上的第一接觸輔助層和置于所述第四結區域上的第二接觸輔助層，

其中所述第一接觸輔助層具有比所述第二結區域的寬度更大的寬度，所述第二接觸輔助層具有比所述第四結區域的寬度更大的寬度，以及

其中所述第一溝道區域和所述第二溝道區域是外延溝道層。

2.根據權利要求1所述的半導體器件，其中：

所述第一結區域和所述第二結區域具有相同的導電類型，并且所述第三結區域和所述第四結區域具有相同的導電類型。

3.根據權利要求1所述的半導體器件，其中：

在垂直于所述襯底的方向上，所述第一溝道區域和所述第一結區域重疊，所述第二溝道區域和所述第三結區域重疊。

4.根據權利要求1所述的半導體器件，其中：

所述第一結區域具有第一部分和第二部分，所述第二部分具有比所述第一部分的厚度更小的厚度，所述第三結區域具有第三部分和第四部分，所述第四部分具有比所述第三部分的厚度更小的厚度。

5.根據權利要求4所述的半導體器件，還包括：

間隔物，其置于所述第一結區域的所述第二部分和所述第三結區域的所述第四部分上。

6.根據權利要求1所述的半導體器件，其中：

所述第一結區域和所述第二結區域的每個包括砷（As）和銻（Sb）中的至少一種。

7.根據權利要求1所述的半導體器件，其中：

所述第一溝道區域和所述第二溝道區域摻雜成與所述第一結區域和所述第三結區域中的一個的導電類型相同的導電類型。

8.一種制造半導體器件的方法，所述方法包括：

通過將離子注入到襯底的上表面而形成第一摻雜層；

通過外延方法在所述第一摻雜層上形成第一溝道層；

通過將離子注入到所述第一溝道層的上表面中而形成第二摻雜層；

通過分別蝕刻所述第一摻雜層、所述第一溝道層和所述第二摻雜層而形成順序地置于所述襯底上的第一結區域、第一溝道區域和第二結區域；

通過分別蝕刻第三摻雜層、第二溝道層和第四摻雜層而形成順序地置于所述襯底上的第三結區域、第二溝道區域和第四結區域，其中所述第一摻雜層的所述蝕刻包括將所述第一結區域形成為具有第一部分和第二部分，所述第二部分具有比所述第一部分的厚度更小的厚度，所述第三摻雜層的所述蝕刻包括將所述第三結區域形成為具有第三部分和第四部分，所述第四部分具有比所述第三部分的厚度更小的厚度；

將第一柵極堆疊形成為至少部分地圍繞所述第一溝道區域；

通過使用外延工藝在所述第二結區域上形成第一接觸輔助層；以及

通過使用所述外延工藝在所述第四結區域上形成第二接觸輔助層，

其中所述第一接觸輔助層形成為具有比所述第二結區域的寬度更大的寬度，所述第二接觸輔助層形成為具有比所述第四結區域的寬度更大的寬度，以及

其中所述第一摻雜層和所述第二摻雜層具有相同的導電類型。

9.根據權利要求8所述的制造半導體器件的方法，還包括：

在所述第一摻雜層的所述蝕刻與所述第一柵極堆疊的所述形成之間，形成置于所述第一結區域的所述第二部分和所述第三結區域的所述第四部分上的間隔物。

10.根據權利要求9所述的制造半導體器件的方法，其中：

所述間隔物的高度小于所述第一溝道區域或所述第二溝道區域的高度。