[發(fā)明專利]納米線半導體器件中內(nèi)間隔的形成

有效

• 申請?zhí)枺?/td>: 201711190421.5
• 申請日: 2017-11-24
• 公開（公告）號: CN108231589B
• 公開（公告）日: 2020-06-05
• 發(fā)明（設計）人: K·沃斯汀;L·維特斯;H·梅爾騰斯
• 申請（專利權）人: IMEC非營利協(xié)會
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 王穎;郭輝

一種在半導體器件的納米線之間形成內(nèi)間隔的方法(100)。該方法(100)包括：?提供(110)包含至少一個鰭片的半導體結構，所述至少一個鰭片包含交替的犧牲材料(4)層和納米線材料(3)層的堆疊，所述半導體結構包含部分覆蓋至少一個鰭片的層堆疊的偽柵極(7)；?至少除去(120)緊鄰偽柵極的犧牲材料(4)；?使緊鄰偽柵極的犧牲材料(4)和納米線材料(3)氧化(130)，分別產(chǎn)生間隔氧化物(9)和納米線氧化物(10)；?除去(140)納米線氧化物(10)，直到納米線氧化物(10)被完全除去，至少一部分間隔氧化物(9)被保留，其中保留的間隔氧化物(9)是內(nèi)間隔。

技術領域

本發(fā)明涉及納米線半導體器件領域。本發(fā)明更具體涉及在半導體器件中的納米線之間形成內(nèi)間隔的方法。

背景技術

形成堆疊納米線是降低半導體器件特征尺寸的重要步驟。

必須解決的一個重要問題是減小由于晶體管柵極和源漏區(qū)之間的重疊引起的寄生電容。

為了最大程度地減小寄生電容，形成內(nèi)部間隔必須是納米線集成方案中的一個集成部分。

但是，形成內(nèi)間隔可能是耗費工藝和/或材料的。因此，形成內(nèi)間隔的方法還有改善的空間。

發(fā)明內(nèi)容

本發(fā)明實施方式的一個目的是提供在半導體器件的納米線之間形成內(nèi)間隔的良好方法。

上述目的是通過本發(fā)明所述的一種方法和器件實現(xiàn)的。

本發(fā)明的實施方式涉及在半導體器件的納米線之間形成內(nèi)間隔的方法。該方法包括：

-提供包含至少一個鰭片的半導體結構，所述至少一個鰭片包含交替的犧牲材料層和納米線材料層的堆疊，該半導體結構包含部分覆蓋至少一個鰭片的層堆疊的偽柵極，

-至少除去緊鄰偽柵極的犧牲材料，

-使緊鄰偽柵極的犧牲材料和納米線材料氧化，分別產(chǎn)生間隔氧化物和納米線氧化物，

-除去納米線氧化物，直到納米線氧化物被完全除去，至少一部分間隔氧化物被保留，其中保留的間隔氧化物是內(nèi)間隔。

本發(fā)明實施方式的一個優(yōu)點在于首先進行氧化步驟，產(chǎn)生納米線氧化物和間隔氧化物。在本發(fā)明的實施方式中，形成具有不同材料性質(zhì)的氧化物。這些實施方式的優(yōu)點在于納米線氧化物和間隔氧化物的材料性質(zhì)上的差異被利用，以選擇性地除去納米線氧化物和間隔氧化物。在本發(fā)明的實施方式中，納米線氧化物以比間隔氧化物更高的速率除去。本發(fā)明實施方式的一個優(yōu)點在于保留的間隔氧化物是內(nèi)間隔。有利的是無需添加額外的材料以形成內(nèi)間隔。因此，內(nèi)間隔存在于納米線材料的末端。本發(fā)明實施方式的一個優(yōu)點在于用于制備柵極全包圍晶體管的內(nèi)間隔的集成方案被簡化。本發(fā)明實施方式的一個優(yōu)點在于通過提供內(nèi)間隔降低源極/漏極區(qū)域和柵極之間的寄生電容。例如，晶體管可以是Ge晶體管或Si晶體管。本發(fā)明實施方式的優(yōu)點在于，可以在源極/漏極形成工藝過程中以及在替換金屬柵極(RMG)工藝過程中進行依據(jù)本發(fā)明實施方式的內(nèi)間隔的形成。在本發(fā)明的實施方式中，圍繞納米線的犧牲材料和納米線材料被選擇性氧化，其中與間隔氧化物的生長速率相比，納米線氧化物的生長速率是有限的。這些實施方式的優(yōu)點在于，由于選擇性氧化，所得納米線氧化物的厚度小于間隔氧化物的厚度。這意味著在除去納米線氧化物的過程中，必須除去的納米線氧化物較少，因此要除去的間隔氧化物也較少。本發(fā)明實施方式的優(yōu)點在于，通過在納米線釋放之前形成內(nèi)間隔，內(nèi)間隔實際上可用作線釋放蝕刻(wire release etch)的側向終止層，因此提供控制與通道材料接觸的最終替換金屬柵極臨界尺寸的方法。

在本發(fā)明的實施方式中，該方法包括除去緊鄰偽柵極的納米線材料的步驟，由此形成溝槽，并且該步驟在氧化犧牲材料和納米線材料之前。

在本發(fā)明的實施方式中，提供一種半導體結構包括提供一種納米線材料是Ge且犧牲層材料是SiGe的半導體結構。