[發明專利]導通孔的銅填充工藝

在審

• 申請號: 201711184322.6
• 申請日: 2017-11-23
• 公開（公告）號: CN107978558A
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 呂術亮;潘杰;馬亮;章星;李遠;萬先進
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;C23C14/34;C23C14/16;C23C14/54
• 代理公司: 北京辰權知識產權代理有限公司11619
• 代理人: 佟林松

技術領域

本發明涉及半導體的制造工藝領域，特別涉及一種導通孔的銅填充工藝。

背景技術

隨著半導體技術的不斷發展，目前存儲器制造技術已經逐步從簡單的平面結構過渡到較為復雜的三維結構，三維存儲器的技術研發是國際研發的主流之一。

在半導體的版圖中，有源區、多晶硅和金屬層之間的連接都需要通過接觸孔/導通孔實現。有源區、多晶硅和金屬層之間的連接稱為接觸孔。不同金屬層之間的連接稱為導通孔。

在三維存儲器的制造工藝中，目前對于導通孔的填充多使用金屬鎢的化學氣相沉積法，通過含有鎢元素的氣態反應劑在導通孔內發生化學反應生成金屬鎢薄膜進行填充。這種銅填充工藝具有均勻性、重復性好，臺階覆蓋形優良等特點。

目前的金屬鎢的銅填充工藝已發展比較成熟并且薄膜性能也比較穩定，不易產生空洞和缺陷，但是由于鎢的金屬特性，也存在一些難以克服的缺陷。一方面鎢的應力和電阻率較大，電性較差，另一方面，鎢的填充成本也較高。

與此相對的是，銅是一種電性良好且工藝成本低的金屬，物理氣相沉積銅填充(PVD銅填充)是一種用于集成電路半導體金屬互聯的重要工藝，它是一種通過等離子體對靶材的轟擊產生離化的銅離子，銅離子在偏壓的作用下發生濺射，生長成種子層的工藝。但是由于目前發展有限，該工藝僅主要應用于溝槽結構的填充中。對于孔狀結構而言，物理氣相沉積銅填充生成的種子層的臺階覆蓋率很難滿足工藝要求。如果能有新的改進工藝，提高銅在孔狀結構中的填充能力，將可以在導通孔的銅填充工藝中用金屬銅來取代金屬鎢，從而解決現有的缺陷。

發明內容

本發明的目的是為解決以上問題的至少一個，本發明提供導通孔的銅填充工藝。

一種導通孔的銅填充工藝，包括以下步驟：

在第一偏壓條件下，對導通孔進行銅的第一次物理氣相沉積；

在第二偏壓條件下，對經過第一次銅的物理氣相沉積后的導通孔繼續進行銅的第二次物理氣相沉積，且第二偏壓小于第一偏壓。

其中，第一偏壓的范圍為500～1000W，第二偏壓的范圍為50～500W。

其中，導通孔的口徑小于等于150nm，導通孔的深寬比小于等于3:1。

本發明采用物理氣相沉積銅填充工藝替代化學氣相沉積鎢填充工藝，在不降低孔結構填充能力的情況下，能提高金屬薄膜質量以及降低電阻率，同時結合銅電鍍(ECP)工藝，簡化工藝制程，降低工藝生產成本。

附圖說明

通過閱讀下文優選實施方式的詳細描述，各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的，而并不認為是對本發明的限制。而且在整個附圖中，用相同的參考符號表示相同的部件。在附圖中：

圖1示出了一般銅填充工藝的導通孔的填充后截面圖；

圖2示出了根據本發明實施方式的銅填充工藝的導通孔的填充后截面TEM圖；

圖3示出了根據本發明實施方式的銅填充工藝的導通孔的填充后表面缺陷圖。

具體實施方式

下面將參照附圖更詳細地描述本公開的示例性實施方式。雖然附圖中顯示了本公開的示例性實施方式，然而應當理解，可以以各種形式實現本公開而不應被這里闡述的實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本公開，并且能夠將本公開的范圍完整的傳達給本領域的技術人員。

現有技術中，使用PVD銅沉積工藝對孔狀結構的填充時，由電場強力加速的離子轟擊靶材，轟擊能夠使銅離子從靶材噴射出并在孔側壁沉積，由于噴射的粒子在進入孔內部之前先接觸孔側壁的頂部，因此沉積通常在空側壁的頂部附近發生較快，形成如圖1所示的懸突1。懸突1的產生能導致孔內產生具有孔隙的金屬栓塞。這些金屬栓塞會嚴重影響器件的導電率。

本發明通過使用偏壓大小不同的兩步濺射工藝對導通孔進行銅的物理氣相沉積，先用大偏壓盡可能多的將銅離子濺射到底部和側壁，防止懸突現象導致開口處提前封口，再使用小偏壓對孔洞進行正常填充，通過適宜大小的偏壓間的相互配合消除栓塞縫隙現象，降低填充的表面缺陷，同時使銅種子層的厚度更加均勻且細密。

一種導通孔的銅填充工藝，具體包括以下步驟：

在第一偏壓條件下，對導通孔進行銅的第一次物理氣相沉積；在第二偏壓條件下，對經過第一次銅的物理氣相沉積后的導通孔繼續進行銅的第二次物理氣相沉積，且第二偏壓小于第一偏壓。