[發明專利]半導體裝置和半導體裝置的制造方法有效
| 申請號： | 201711172562.4 | 申請日： | 2017-11-22 |
| 公開（公告）號： | CN108336067B | 公開（公告）日： | 2023-05-05 |
| 發明（設計）人： | 小林直人 | 申請（專利權）人： | 艾普凌科有限公司 |
| 主分類號： | H01L23/64 | 分類號： | H01L23/64 |
| 代理公司： | 北京三友知識產權代理有限公司 11127 | 代理人： | 鄧毅;徐丹 |
| 地址： | 日本*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 裝置 制造 方法 | ||
【權利要求書】：
1.一種半導體裝置，該半導體裝置具有長方形狀的電阻體，其特征在于，
所述電阻體具備：
多晶硅層，其含有雜質；
接觸區，其分別被設置在所述電阻體的兩端部，包括與上層配線電連接的接觸部；和
硅化物層，其設置在所述接觸區以外的區域的至少一處，隔著具有規定的電阻值的邊界面而在兩側與所述多晶硅層連接，并具有與所述多晶硅層相同的寬度，所述硅化物層是將所述多晶硅層從表面到底面形成硅化物而成。
2.根據權利要求1所述的半導體裝置，其特征在于，
所述多晶硅層的厚度是50nm以上且150nm以下。
3.根據權利要求1或2所述的半導體裝置，其特征在于，
所述接觸區不包括硅化物層。
4.一種半導體裝置的制造方法，其特征在于，
所述半導體裝置的制造方法具備如下工序：
對權利要求1或2所述的半導體裝置中的所述電阻體的電阻值進行測定；和
在所述電阻值低于設計值的情況下，增加所述硅化物層的數量，在所述電阻值高于所述設計值的情況下，減少所述硅化物層的數量，由此進行調整以使所述電阻值成為所述設計值。
5.根據權利要求4所述的半導體裝置的制造方法，其特征在于，
所述半導體裝置的制造方法還具備如下工序：在所述電阻值低于所述設計值的情況下，縮短所述硅化物層的長度，在所述電阻值高于所述設計值的情況下，增長所述硅化物層的長度，由此進行調整以使所述電阻值成為所述設計值。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于艾普凌科有限公司，未經艾普凌科有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711172562.4/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：半導體結構及其制造方法
- 下一篇：電容器陣列結構及其制造方法
