[發明專利]一種矢量網絡分析儀時鐘系統及其優化方法

有效

• 申請號: 201711162351.2
• 申請日: 2017-11-21
• 公開（公告）號: CN107991553B
• 公開（公告）日: 2019-12-31
• 發明（設計）人: 楊明飛;年夫順;梁勝利;袁國平;劉丹;莊志遠;李明太;趙立軍
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: G01R31/00
• 分類號: G01R31/00;G06F1/08
• 代理公司: 37252 青島智地領創專利代理有限公司
• 代理人: 種艷麗

1.一種矢量網絡分析儀時鐘系統，其特征在于：包括基準時鐘緩沖單元、第一可編程時鐘生成器、第二可編程時鐘生成器、FPGA、DSP以及5個ADC；基準時鐘緩沖單元的輸入端連接有基準時鐘產生模塊，基準時鐘緩沖單元的輸出端分別與第一可編程時鐘生成器的輸入端和第二可編程時鐘生成器的輸入端相連；第一可編程時鐘生成器的輸出端分別與DSP和FPGA相連；第二可編程時鐘生成器的輸出端分別與5個ADC的時鐘輸入端相連；

基準時鐘緩沖單元，被配置為用于對輸入的基準時鐘進行緩沖調理，基準時鐘頻率為100MHz；

第一可編程時鐘生成器，被配置為用于給DSP和FPGA提供時鐘；

第二可編程時鐘生成器，被配置為用于給5個ADC分別提供頻率為120MHz的采樣時鐘；

FPGA，被配置為用于進行信號處理以及對第一可編程時鐘生成器、第二可編程時鐘生成器以及5個ADC進行配置；

DSP，被配置為用于進行掃描控制和任務調度，并對FPGA的濾波數據進行浮點運算；

ADC，被配置為用于對模擬中頻信號進行數字化。

2.根據權利要求1所述的矢量網絡分析儀時鐘系統，其特征在于：DSP所需要的時鐘類型包括內部核時鐘、DDR3時鐘以及串行快速接口時鐘，內部核時鐘的時鐘頻率為100MHz，DDR3時鐘的時鐘頻率為66.7MHz，串行快速接口時鐘的時鐘頻率為125MHz；FPGA所需要的時鐘類型包括吉比特收發時鐘、DDR3系統時鐘、DDR3參考時鐘和FPGA系統時鐘，吉比特收發時鐘的時鐘頻率為125MHz，DDR3系統時鐘的時鐘頻率為312.5MHz，DDR3參考時鐘的時鐘頻率為200MHz，FPGA系統時鐘的時鐘頻率為100MHz。

3.一種矢量網絡分析儀時鐘系統優化方法，其特征在于：采用如權利要求1所述的一種矢量網絡分析儀時鐘系統，包括如下步驟：

步驟1：給基準時鐘緩沖單元、第一可編程時鐘生成器、第二可編程時鐘生成器、FPGA、DSP以及5個ADC上電；

步驟2：FPGA模塊通過SPI總線對第一可編程時鐘生成器、第二可編程時鐘生成器以及5個ADC進行配置；

步驟3：基準時鐘緩沖單元接收基準時鐘，并將其分成2路分別傳輸給第一可編程時鐘生成器、第二可編程時鐘生成器作為其參考時鐘；

步驟4：第一可編程時鐘生成器分別給DSP和FPGA提供不同數量和頻率的時鐘；

步驟5：第二可編程時鐘生成器分別給5個ADC提供同頻率同相位的采樣時鐘；

步驟6：若用戶改變矢量網絡分析儀設置，則FPGA接收用戶的設置信息并對其進行譯碼、解析，FPGA根據解析出來的命令對第一可編程時鐘生成器、第二可編程時鐘生成器和5個ADC進行重新配置，然后重復執行步驟2～步驟6。

4.根據權利要求3所述的矢量網絡分析儀時鐘系統優化方法，其特征在于：在步驟4中，具體包括如下步驟：

步驟4.1：第一可編程時鐘生成器接收參考時鐘；

步驟4.2：第一可編程時鐘生成器根據步驟2中的設置，對其內部VCO進行分頻，得到多個輸出時鐘，每個時鐘都擁有不同的頻率、相位；

步驟4.3：第一可編程時鐘生成器將輸出時鐘中的3個時鐘提供給DSP，3個時鐘分別是內部核時鐘、DDR3時鐘以及串行快速接口時鐘；

步驟4.4：第一可編程時鐘生成器將輸出時鐘中的4個時鐘提供給FPGA，4個時鐘分別是吉比特收發時鐘、DDR3系統時鐘、DDR3參考時鐘以及FPGA系統時鐘。

5.根據權利要求3所述的矢量網絡分析儀時鐘系統優化方法，其特征在于：在步驟5中，具體包括如下步驟：

步驟5.1：第二可編程時鐘生成器接收參考時鐘；

步驟5.2：第二可編程時鐘生成器根據步驟2中的設置，對其內部VCO進行分頻，得到5個同頻率同相位的輸出時鐘；

步驟5.3：第二可編程時鐘生成器將5個輸出時鐘分別給5個ADC作為采樣時鐘。