[發明專利]剛性電極壓接封裝功率半導體器件封裝方法和系統

有效

• 申請號: 201711155095.4
• 申請日: 2017-11-17
• 公開（公告）號: CN108172519B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 林仲康;石浩;田麗紛;張喆;李現兵;張朋;武偉;唐新靈;王亮
• 申請（專利權）人: 全球能源互聯網研究院有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/66;H01L21/67
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 吳黎

本發明提供了一種剛性電極壓接封裝功率半導體器件封裝方法、及系統，其中，方法可以包括：疊層組件的層疊方法，所述疊層組件包括按預定層疊順序層疊的多種部件，其特征在于，所述方法包括：獲取各個所述部件的厚度值；根據所述部件的厚度值計算疊層組件的厚度的方差；根據最小方差的層疊方式形成所述疊層組件。可以使組裝標準一致，可以盡量減小疊層組件之間的高度差，使得各組件之間承受的壓力較為均勻，各組件中的部件之間接觸良好。可以有效減低芯片失效率，大幅度提高封裝效率和產能。

技術領域

本發明涉及芯片封裝技術領域，具體涉及到一種剛性電極壓接封裝功率半導體器件封裝方法和系統。

背景技術

疊層組件由多種不同的部件層疊而成，在特定場合需要對疊層組件進行裝配，例如壓接型功率半導體器件，需要將半導體器件的電極和芯片本體層疊，或需要將半導體器件的電極、芯片和外殼進行層疊，后寫成疊層組件，在對多個疊層組件進行封裝。然而，各個部件在加工過程中會存在一定的加工誤差，例如各個部件的厚度之間存在差距，在將各個部件層疊形成疊層組件并對多個疊層組件進行裝配的過程，加工誤差，尤其是厚度誤差會出現累積，壓接型半導體器件在將多個疊層組件進行封裝時，由于厚度誤差累積，可能會導致半導體器件受力出現較大偏差。如圖1所示，第二疊層組件2的厚度小于第一疊層組件1和第三疊層組件3的厚度，導致兩端半導體器件承受過大的壓力發生脆性斷裂而損壞，中間半導體器件所受壓力過小而引起接觸不良，導致接觸熱阻和接觸電阻增大，影響器件的電氣特性和可靠性。

因此，如何減小疊層組件的高度差成為亟待解決的技術問題。

發明內容

本發明要解決的技術問題在于減小疊層組件的高度差。

根據第一方面，本發明實施例提供了一種疊層組件的層疊方法，疊層組件包括按預定層疊順序層疊的多種部件，方法包括：獲取各個部件的厚度值；根據部件的厚度值計算疊層組件的厚度的方差；根據最小方差的層疊方式形成疊層。

可選地，根據部件的厚度值計算疊層組件的厚度的方差包括：分別對不同種部件按照預設厚度差進行分組；按照分組后的厚度對各個部件進行隨機層疊；計算疊層組件的厚度的方差。

可選地，根據最小方差的層疊方式形成疊層包括：獲取部件的位置和角度；根據位置和角度對各部件進行層疊。

可選地，在獲取各個部件的厚度值和根據部件的厚度值計算疊層組件的厚度的方差之間，包括：獲取各個部件的平面度；分別判斷各個部件的平面度是否大于預設平面度；當部件的平面度大于預設平面度時，剔除部件。

可選地，獲取各個部件的平面度包括：獲取各個部件中任意位置至少兩點的厚度值；計算至少兩點的厚度值的差，得到各個部件的平面度。

可選地，獲取各個部件的厚度值包括：分別獲取各個部件中任意一點或任意多點的厚度值；根據任意一點的厚度值或任意多點的厚度平均值確定部件的厚度值。

根據第二方面，本發明實施例提供了一種剛性電極壓接封裝功率半導體器件封裝方法，包括：按照上述第一方面任意一項描述的疊層組件的層疊方法對各個部件進行層疊形成疊層組件；對疊層組件進行封裝，得到封裝后的半導體器件。

可選地，剛性電極壓接封裝功率半導體器件封裝方法還包括：對半導體器件進行壓力、熱阻或電特性中的任意一種或任意組合的測試。

根據第三方面，本發明實施例提供了一種剛性電極壓接封裝功率半導體器件封裝系統，包括：厚度檢測裝置，用于檢測各個部件的厚度；匹配裝置，用于根據上述第一方面任意一項描述的疊層組件的層疊方法對各個部件進行層疊形成疊層組件；裝配裝置，用于根據上述第二方面任意一項描述的剛性電極壓接封裝功率半導體器件的封裝方法對疊層組件進行封裝，得到封裝后的半導體器件。

可選地，剛性電極壓接封裝功率半導體器件封裝系統，還包括：測試裝置，用于對半導體器件進行壓力測試、熱阻測試或電特性測試中的任意一種或任意組合。