[發明專利]半導體互連結構及其制備方法

在審

• 申請號: 201711155061.5
• 申請日: 2017-11-20
• 公開（公告）號: CN107946234A
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/532
• 代理公司: 上海光華專利事務所(普通合伙)31219
• 代理人: 余明偉

1.一種半導體互連結構的制備方法，其特征在于，包括如下步驟：

1)提供一襯底，所述襯底內形成有至少一個需進行金屬填充的接觸孔，所述接觸孔具有孔側壁和孔底部；

2)于所述襯底的上表面及所述接觸孔的所述孔側壁和所述孔底部上形成金屬成核層；

3)在第一溫度條件下于所述成核層上沉積第一金屬層；其中，所述第一金屬層覆蓋所述成核層，所述第一金屬層包括位于所述孔底部的第一部位以及位于所述孔側壁且連接所述第一部位的第二部位，所述第一部位在垂直向的厚度和所述第二部位在水平向的厚度的兩者比值大于等于1，并且所述第一部位在垂直向的厚度小于等于所述接觸孔的垂直向深度的二分之一；

4)在第二溫度條件下于所述第一金屬層上沉積第二金屬層，所述第二金屬層填滿所述接觸孔在形成所述第一金屬層后的空隙，沉積所述第二金屬層的材料與沉積所述第一金屬層的材料相同，所述第二溫度大于所述第一溫度。

2.根據權利要求1所述的半導體互連結構的制備方法，其特征在于：所述步驟1)中，所述接觸孔的深寬比大于2。

3.根據權利要求1所述的半導體互連結構的制備方法，其特征在于：所述步驟2)中，采用化學氣相沉積工藝形成所述成核層，用于形成所述成核層的反應物包含六氟化鎢(WF₆)和硅烷(SiH₄)；所述步驟3)中，采用化學氣相沉積工藝沉積所述第一金屬層，用于形成所述第一金屬層的反應物包含六氟化鎢(WF₆)和氫氣(H₂)；所述步驟4)中，采用化學氣相沉積工藝沉積所述第二金屬層，用于形成所述第二金屬層的反應物包含六氟化鎢(WF₆)和氫氣(H₂)。

4.根據權利要求1所述的半導體互連結構的制備方法，其特征在于：所述步驟2)中，形成所述成核層的溫度介于250℃～300℃，所述成核層的沉積時間介于40s～50s，所述成核層的厚度介于

5.根據權利要求1所述的半導體互連結構的制備方法，其特征在于：所述步驟3)中，所述第一金屬層的沉積時間介于80s～90s，所述第一金屬層的厚度介于所述步驟4)中，所述第二金屬層的沉積時間介于120s～150s，所述第二金屬層的厚度介于

6.根據權利要求5所述的半導體互連結構的制備方法，其特征在于：所述步驟3)中，所述第一溫度介于250℃～300℃；所述步驟4)中，所述第二溫度介于390℃～400℃。

7.根據權利要求1所述的半導體互連結構的制備方法，其特征在于：所述步驟2)之前還包括的步驟：于所述襯底表面上和所述接觸孔中形成黏合阻擋層，所述步驟2)中，所述成核層形成于所述黏合阻擋層上。

8.根據權利要求1所述的半導體互連結構的制備方法，其特征在于：所述步驟4)之后還包括的步驟：對所述步驟4)得到的結構進行化學機械研磨，以去除所述襯底上表面的所述成核層、所述第一金屬層及所述第二金屬層。

9.根據權利要求1所述的半導體互連結構的制備方法，其特征在于：所述步驟3)沉積的所述第一金屬層的電阻率小于所述步驟4)沉積的所述第二金屬層的電阻率，且所述步驟4)后填充完成的所述接觸孔沒有孔洞。

10.一種半導體互連結構，其特征在于，所述半導體互連結構包括：

襯底，所述襯底內形成有至少一個接觸孔，所述接觸孔具有孔側壁和孔底部；

成核層，覆蓋于所述接觸孔的所述孔側壁和所述孔底部；

第一金屬層，位于所述接觸孔內并覆蓋位于所述接觸孔內的所述成核層；所述第一金屬層包括位于所述孔底部的第一部位以及位于所述孔側壁且連接所述第一部位的第二部位，所述第一部位在垂直向的厚度和所述第二部位在水平向的厚度的兩者比值大于等于1，并且所述第一部位在垂直向的厚度小于等于所述接觸孔的垂直向深度的二分之一；及，

第二金屬層，位于所述接觸孔內并覆蓋位于所述接觸孔內的所述第一金屬層，所述第二金屬層填滿所述接觸孔在形成所述第一金屬層后的空隙；所述第二金屬層的材質與所述第一金屬層的材質相同。

11.根據權利要求10所述的半導體互連結構，其特征在于：所述接觸孔的深寬比大于2。