[發明專利]位線預置電路、讀操作電路、SRAM和方法

有效

• 申請號: 201711155060.0
• 申請日: 2017-11-20
• 公開（公告）號: CN109817260B
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 史增博;方偉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 李浩

本發明公開了一種位線預置電路、讀操作電路、SRAM和方法，涉及半導體技術領域。該位線預置電路與存儲陣列連接，該存儲陣列包括多列存儲單元；該位線預置電路包括：多組位線對，每組位線對與每列存儲單元相對應，每組位線對包括：分別連接相對應的同一列存儲單元的一條位線和一條互補位線；其中，在讀操作前，該多組位線對中的一部分位線對被預充電至電源電壓VDD，該多組位線對中的其他部分位線對被預充電至公共接地端電壓VSS。本發明能夠減小電荷分享時間，提高SRAM的讀取速度。

技術領域

本發明涉及半導體技術領域，特別涉及一種位線預置電路、讀操作電路、SRAM(Static Random Access Memory，靜態隨機存取存儲器)和方法。

背景技術

通常在SRAM的設計中，在對存儲單元(bitcell)寫入或讀取數據前，會將位線BL和互補位線BLB預充電至電源電壓VDD。在對存儲單元進行存取前，降低位線預充電的電壓V_BL，能夠提高存儲單元的靜態噪聲容限(static noise margin，簡稱為SNM)。隨著ΔV_BL(ΔV_BL＝VDD-V_BL)的增加，SNM會達到最大值，繼而急速下降。所以精確地控制V_BL電壓下降的幅度，使其所對應的SNM不超過SNM峰值十分關鍵。

現有技術中可以將所有的位線BL預充電至電源電壓VDD，并將所有的互補位線BLB預充電至公共接地端電壓VSS，利用位線和互補位線之間的電荷分享得到ΔV_BL(即VDD-V_BL)。在進行讀操作前，需要位線和互補位線的電壓相等。但是，該方法存在缺點，即從電荷分享使能信號開啟(即電荷分享開始啟動)到位線和互補位線電壓相等的過程中，需要幾百皮秒的電荷分享時間，這增加了整個SRAM的存取時間，尤其是讀取時間，降低了讀取速度。

發明內容

本發明的發明人發現上述現有技術中存在問題，并因此針對所述問題中的至少一個問題提出了一種新的技術方案。

本發明一個實施例的目的之一是：提供一種用于SRAM的位線預置電路，從而能夠減小電荷分享時間。

根據本發明的第一方面，提供了一種用于SRAM的位線預置電路，所述位線預置電路與存儲陣列連接，所述存儲陣列包括多列存儲單元；所述位線預置電路包括：多組位線對，每組位線對與每列存儲單元相對應，每組位線對包括：分別連接相對應的同一列存儲單元的一條位線和一條互補位線；其中，在讀操作前，所述多組位線對中的一部分位線對被預充電至電源電壓VDD，所述多組位線對中的其他部分位線對被預充電至公共接地端電壓VSS。

在一個實施例中，在讀操作前，所述多組位線對中的一半組數的位線對被預充電至電源電壓VDD，所述多組位線對中的另一半組數的位線對被預充電至公共接地端電壓VSS。

在一個實施例中，在所述多組位線對中的一部分位線對被預充電至電源電壓VDD的情況中，該部分位線對的每組位線對中的位線和互補位線均被預充電至電源電壓VDD；在所述多組位線對中的其他部分位線對被預充電至公共接地端電壓VSS的情況中，該其他部分位線對的每組位線對中的位線和互補位線均被預充電至公共接地端電壓VSS。

在一個實施例中，所述用于SRAM的位線預置電路還包括：多個第一開關晶體管和多個第二開關晶體管；其中，每個所述第一開關晶體管被耦接在電源電壓端與需要被預充電至電源電壓的位線對中的位線或互補位線之間；每個所述第二開關晶體管被耦接在公共接地端與需要被預充電至公共接地端電壓的位線對中的位線或互補位線之間。