[發明專利]三維存儲器位線電容的測試方法在審
| 申請號: | 201711140468.0 | 申請日: | 2017-11-16 |
| 公開(公告)號: | CN107993949A | 公開(公告)日: | 2018-05-04 |
| 發明(設計)人: | 宋王琴;張順勇;湯光敏;盧勤 | 申請(專利權)人: | 長江存儲科技有限責任公司 |
| 主分類號: | H01L21/66 | 分類號: | H01L21/66;H01L27/11551;H01L27/11578 |
| 代理公司: | 北京辰權知識產權代理有限公司11619 | 代理人: | 劉廣達 |
| 地址: | 430074 湖北省武漢市洪山區東*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 三維 存儲器 電容 測試 方法 | ||
技術領域
本發明涉及半導體技術領域,尤其涉及一種三維存儲器位線電容的測試方法。
背景技術
閃存是一種非易變性的存儲器,是電可擦除且可編程的只讀存儲器的一種特殊結構,其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開關以達到存儲數據的目的,使存儲在存儲器中的數據不會因電源中斷而消失。閃存以其便捷、存儲密度高、可靠性好等優點成為非揮發性存儲器研究的熱點。從二十世紀八十年代第一個閃存產品問世以來,隨著技術的發展和各類電子產品對存儲的需求,閃存被廣泛的應用于手機、筆記本、掌上電腦和U盤等移動和通訊設備中,并占據了非揮發性半導體存儲器的大部分市場份額。
如今,經歷了平面型閃存存儲器的發展時期,已進入了三維閃存存儲器的發展熱潮。而在三維存儲器的制程中,特別是芯片的設計研發階段,對芯片的電性特性進行測試分析至關重要,其中,位線電容是一個非常重要的電性參數。而三維存儲器由于其結構的復雜性,需要在特定金屬層上使用納米點針臺進行測試,即將兩根探針分別接在特定金屬層中相鄰的兩根位線金屬上。然而,如圖1至圖3所示,其中,圖1為特定金屬層所在位置的示意圖,圖2為特定金屬層中位線金屬的截面結構示意圖,圖3為特定金屬層的俯視圖;可見,特定金屬層中位線金屬的寬度設計一般小于30納米,相鄰的兩根位線金屬之間的空間(Space)間距小于20納米,而納米探針臺的針尖尺寸一般在40納米至60納米之間,因此,由于納米探針臺針尖尺寸大于特定金屬層中位線金屬的線寬(位線金屬的寬度與相鄰兩個位線金屬之間的空間間距之和),使得探針無法正常接觸在特定金屬層的單根位線金屬上,從而無法測量出三維存儲器位線與位線之間的電容;可見,由于三維存儲器特定金屬層的尺寸特點導致納米點針臺無法順利的對其進行電容的測量。
發明內容
為解決現有技術的不足,本發明提供一種三維存儲器位線電容的測試方法,包括:
提供三維存儲器樣品;
刻蝕所述三維存儲器樣品背面的襯底至剩余預設厚度的襯底;
研磨所述預設厚度的襯底至呈現鎢栓塞層;
分析并確定目標位線在所述鎢栓塞層中對應的鎢栓塞;
在確定的鎢栓塞處測量所述目標位線的電容。
可選地,使用等離子刻蝕機刻蝕所述三維存儲器樣品背面的襯底至剩余預設厚度的襯底。
可選地,所述預設厚度介于50納米至200納米之間。
可選地,采用化學機械研磨工藝研磨所述預設厚度的襯底至呈現鎢栓塞層。
可選地,所述分析并確定目標位線在所述鎢栓塞層中對應的鎢栓塞之前,還包括:清洗呈現所述鎢栓塞層的三維存儲器樣品,并使用加熱臺烘烤。
可選地,使用納米點針臺在確定的鎢栓塞處測量所述目標位線的電容。
本發明的優點在于:
本發明中,通過從三維存儲器的背面開始處理,即從背面刻蝕硅襯底并研磨至鎢栓塞層,并對三維存儲器的結構進行分析,從而在鎢栓塞層找到目標位線對應的鎢栓塞,進而使用納米點針臺在找到的鎢栓塞處對目標位線的電容進行測量,其不僅確保了鎢栓塞層不會受到損壞,而且實現了基于納米點針臺對三維存儲器位線電容的測量。
附圖說明
通過閱讀下文優選實施方式的詳細描述,各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的,而并不認為是對本發明的限制。而且在整個附圖中,用相同的參考符號表示相同的部件。在附圖中:
附圖1為本發明提供的特定金屬層所在位置的示意圖;
附圖2為本發明提供的位線金屬截面結構示意圖;
附圖3為本發明提供的特定金屬層的俯視圖;
附圖4為本發明提供的一種三維存儲器位線電容的測試方法流程圖;
附圖5為本發明提供的鎢栓塞層所在位置的示意圖;
附圖6為本發明提供的鎢栓塞層的仰視圖。
具體實施方式
下面將參照附圖更詳細地描述本公開的示例性實施方式。雖然附圖中顯示了本公開的示例性實施方式,然而應當理解,可以以各種形式實現本公開而不應被這里闡述的實施方式所限制。相反,提供這些實施方式是為了能夠更透徹地理解本公開,并且能夠將本公開的范圍完整的傳達給本領域的技術人員。
根據本發明的實施方式,提供一種三維存儲器位線電容的測試方法,如圖4所示,包括:
提供三維存儲器樣品;
刻蝕三維存儲器樣品背面的襯底至剩余預設厚度的襯底;
研磨預設厚度的襯底至呈現鎢栓塞層;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于長江存儲科技有限責任公司,未經長江存儲科技有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711140468.0/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





