[發明專利]三維存儲器位線電容的測試方法在審
| 申請號： | 201711140468.0 | 申請日： | 2017-11-16 |
| 公開（公告）號： | CN107993949A | 公開（公告）日： | 2018-05-04 |
| 發明（設計）人： | 宋王琴;張順勇;湯光敏;盧勤 | 申請（專利權）人： | 長江存儲科技有限責任公司 |
| 主分類號： | H01L21/66 | 分類號： | H01L21/66;H01L27/11551;H01L27/11578 |
| 代理公司： | 北京辰權知識產權代理有限公司11619 | 代理人： | 劉廣達 |
| 地址： | 430074 湖北省武漢市洪山區東*** | 國省代碼： | 湖北;42 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 三維 存儲器 電容 測試 方法 | ||
【權利要求書】：
1.一種三維存儲器位線電容的測試方法，其特征在于，包括：
提供三維存儲器樣品；
刻蝕所述三維存儲器樣品背面的襯底至剩余預設厚度的襯底；
研磨所述預設厚度的襯底至呈現鎢栓塞層；
分析并確定目標位線在所述鎢栓塞層中對應的鎢栓塞；
在確定的鎢栓塞處測量所述目標位線的電容。
2.根據權利要求1所述的方法，其特征在于，使用等離子刻蝕機刻蝕所述三維存儲器樣品背面的襯底至剩余預設厚度的襯底。
3.根據權利要求1所述的方法，其特征在于，所述預設厚度介于50納米至200納米之間。
4.根據權利要求1所述的方法，其特征在于，采用化學機械研磨工藝研磨所述預設厚度的襯底至呈現鎢栓塞層。
5.根據權利要求1所述的方法，其特征在于，所述分析并確定目標位線在所述鎢栓塞層中對應的鎢栓塞之前，還包括：清洗呈現所述鎢栓塞層的三維存儲器樣品，并使用加熱臺烘烤。
6.根據權利要求1所述的方法，其特征在于，使用納米點針臺在確定的鎢栓塞處測量所述目標位線的電容。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于長江存儲科技有限責任公司，未經長江存儲科技有限責任公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711140468.0/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01 基本電氣元件
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
