[發明專利]半導體裝置的形成方法

有效

• 申請號: 201711131821.9
• 申請日: 2017-11-15
• 公開（公告）號: CN109427552B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 沈育佃;葉雅雯;林緯良;張雅惠;嚴永松;吳偉豪;林立德;劉如淦;陳桂順
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/033
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李昕巍;章侃銥

本公開一些實施例提供半導體裝置的形成方法，包括提供基板以及基板上的圖案化層，其中基板包含多個結構以接受處理工藝；形成至少一開口于圖案化層中，其中結構部分地露出于至少一開口中；進行方向性蝕刻，使至少一開口于第一方向中的尺寸擴大，以形成至少一擴大的開口；以及經由至少一擴大的開口對結構進行處理工藝。

技術領域

本公開實施例關于以光微影工藝形成圖案或裝置以用于集成電路，更特別關于在光微影工藝時克服圖案角落圓潤化的問題并增加圖案保真度的方法。

背景技術

半導體集成電路產業已經歷指數成長。集成電路材料與設計的技術進展，使每一代的集成電路均比前一代具有更小且更復雜的電路。在集成電路的演進中，功能密度(單位晶片面積所具有的內連線裝置數目)通常隨著幾何尺寸(如最小構件或線路)減少而增加。尺寸縮小的工藝通常有利于增加產能并降低相關成本。上述尺寸縮小亦增加集成電路的工藝復雜度，為實現上述進展，亦需發展集成電路工藝。

舉例來說，圖案角落圓潤化的問題在工藝節點越小時變得越明顯。圖案角落圓潤化指的是設計圖案中的直角，在微影工藝(比如光致抗蝕劑圖案)與蝕刻工藝(如硬遮罩圖案)中變得圓潤。此問題在半導體工藝中，會直接影響工藝容忍度與圖案保真度，比如關鍵尺寸變異控制。因此亟需方法降低圖案角落圓潤化對圖案保真度的影響，并改善工藝容忍度。

發明內容

本公開一實施例提供半導體裝置的形成方法，包括：提供基板以及基板上的圖案化層，其中基板包含多個結構以接受處理工藝；形成至少一開口于圖案化層中，其中結構部分地露出于至少一開口中；進行方向性蝕刻，使至少一開口于第一方向中的尺寸擴大，以形成至少一擴大的開口；以及經由至少一擴大的開口對結構進行處理工藝。

附圖說明

圖1是一些例示性實施例中，集成電路設計的示意圖。

圖2是本公開一實施例中，克服角落圓潤化問題的方法其流程圖。

圖3A、4A、5A、6A、7A、8A、9A、與10A是一些實施例中，以圖2的方法形成的裝置于多種工藝階段的上視圖。

圖3B、4B、5B、6B、7B、8B、9B、與10B是一些實施例中，以圖2的方法形成的裝置于多種工藝階段的剖視圖。

圖11A與11B是本公開一實施例中，裝置于方向性蝕刻工藝中的剖視圖。

圖12是本公開一實施例中，另一集成電路設計的示意圖。

圖13A、14A、15A、16A、17A、與18A是一些實施例中，以圖2的方法形成的另一裝置于多種工藝階段的上視圖。

圖13B、14B、15B、16B、17B、與18B是一些實施例中，以圖2的方法形成的另一裝置于多種工藝階段的剖視圖。

圖19A、20A、21A、22A、23A、24A、25A、26A、與27A是一些實施例中，以圖2的方法形成的又一裝置于多種工藝階段的上視圖。

圖19B、20B、21B、22B、23B、24B、25B、26B、與27B是一些實施例中，以圖2的方法形成的又一裝置于多種工藝階段的剖視圖。

附圖標記說明：

c1、c2、c3、c4、c5、c6?行

r1、r2、r3、r4?列

10?集成電路

12?主動區

14?柵極結構

18、276?區塊

18'、276'?凸角

18、276?凹角

20、282、284?輪廓