[發明專利]一種局部化SOI區域制造方法

有效

• 申請號: 201711127717.2
• 申請日: 2017-11-15
• 公開（公告）號: CN108063112B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 劉瑋蓀
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提出一種局部化SOI區域制造方法，包括下列步驟：在硅襯底上依次形成第一硅外延層、鍺硅外延層、第二硅外延層和頂部硅外延層；對鍺硅外延層進行H離子注入形成非晶鍺硅層；在上述結構上沉積硬掩膜，進行硅刻蝕直至露出鍺硅層，形成環形溝槽；在上述結構上沉積硬掩膜，進行硅刻蝕形成多個淺溝槽；在所述結構外側刻蝕穿過鍺硅層直至露出第一硅外延層后形成停止溝槽；在上述結構上沉積形成氧化硅層和氮化硅層；在上述結構上沉積硬掩膜，刻蝕去除環形溝槽內的氮化硅層直至露出鍺硅層；通過環形溝槽刻蝕去除結構內部的所述鍺硅層，所述刻蝕停止在所述停止溝槽處，之后進行局部化SOI區域制造的后續工藝。

技術領域

本發明涉及半導體集成電路制造領域，且特別涉及一種局部化SOI區域制造方法。

背景技術

隨著微電子技術發展，要使器件集成水平進一步提高，有兩個途徑，一是進一步縮小芯片的特征尺寸，按照摩爾定律所指引的方向繼續走下去，但必須采用更精湛的微細加工技術，并受到器件物理極限的挑戰；二是采用新型材料，以放寬對芯片特征尺寸進一步縮小的要求，提高器件性能。SOI(Silicon-On-Insulator，絕緣襯底上硅)技術就是第二種途徑最代表性和競爭力的解決方案。

SOI技術是在頂層硅與襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體硅所無法比擬的優點：可以實現集成電路中元器件的介質隔離，消除了體硅CMOS電路的寄生閂鎖效應；采用這種材料制成的集成電路具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小等優點。SOI結構有效地克服了體硅材料的不足。

目前廣泛使用且較有發展前途的SOI的材料制備方法主要有注氧隔離的SIMOX(Seperation by Impolanted Oxygen)方法、硅片鍵合和反面腐蝕的BESOI(Bonding-Etchback SOI)方法、將鍵合與注入相結合的智能剝離Smart Cut SOI方法。

注氧隔離技術(Separation by Implanted Oxygen，SIMOX)的主要限制是成本高，大束流離子注入以及高溫退火均給工藝帶來高額的成本；由于BESOI技術消耗兩塊晶片而只生產一塊SOI基片，效率較低；和以上這些方法相比，本項發明最大的特點就是工藝簡單，成本低。

發明內容

本發明提出一種局部化SOI區域制造方法，通過腔體釋放和接合在同一晶圓上形成局部SOI區域，而不需像傳統方法那樣使用雙晶片結合和處理，降低了生產成本。

為了達到上訴目的，本發明提出一種局部化SOI區域制造方法，包括下列步驟：

在硅襯底上依次形成第一硅外延層、鍺硅外延層、第二硅外延層和頂部硅外延層；

對所述鍺硅外延層進行H離子注入形成非晶鍺硅層；

在上述結構上沉積硬掩膜，進行硅刻蝕直至露出所述鍺硅層，形成環形溝槽；

在上述結構上沉積硬掩膜，進行硅刻蝕形成多個淺溝槽；

在所述結構外側刻蝕穿過所述鍺硅層直至露出所述第一硅外延層后形成停止溝槽；

在上述結構上沉積形成氧化硅層和氮化硅層；

在上述結構上沉積硬掩膜，刻蝕去除所述環形溝槽內的氮化硅層直至露出所述鍺硅層；

通過所述環形溝槽刻蝕去除結構內部的所述鍺硅層，所述刻蝕停止在所述停止溝槽處，之后進行局部化SOI區域制造的后續工藝。

進一步的，所述第一硅外延層和第二硅外延層的厚度為1-5um。

進一步的，所述鍺硅外延層的厚度為0.2-1um，鍺離子濃度為10-50％。

進一步的，所述頂部硅外延層的厚度為10-15um。