[發明專利]一種局部化SOI區域制造方法有效
| 申請號： | 201711127717.2 | 申請日： | 2017-11-15 |
| 公開（公告）號： | CN108063112B | 公開（公告）日： | 2020-06-16 |
| 發明（設計）人： | 劉瑋蓀 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | H01L21/762 | 分類號： | H01L21/762 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 局部 soi 區域 制造 方法 | ||
1.一種局部化SOI區域制造方法，其特征在于，包括下列步驟：
在硅襯底上依次形成第一硅外延層、鍺硅外延層、第二硅外延層和頂部硅外延層；
對所述鍺硅外延層進行H離子注入形成非晶鍺硅層；
在上述結構上沉積硬掩膜，進行硅刻蝕直至露出所述鍺硅層，形成環形溝槽；
在上述結構上沉積硬掩膜，進行硅刻蝕形成多個淺溝槽；
分別在所述環形溝槽和所述淺溝槽外側刻蝕穿過所述鍺硅層直至露出所述第一硅外延層后形成停止溝槽；
在上述結構上沉積形成氧化硅層和氮化硅層；
在上述結構上沉積硬掩膜，刻蝕去除所述環形溝槽內的氮化硅層直至露出所述鍺硅層；
通過所述環形溝槽刻蝕去除結構內部的所述鍺硅層，所述刻蝕停止在所述停止溝槽處，之后進行局部化SOI區域制造的后續工藝。
2.根據權利要求1所述的局部化SOI區域制造方法，其特征在于，所述第一硅外延層和第二硅外延層的厚度為1-5um。
3.根據權利要求1所述的局部化SOI區域制造方法，其特征在于，所述鍺硅外延層的厚度為0.2-1um，鍺離子濃度為10-50％。
4.根據權利要求1所述的局部化SOI區域制造方法，其特征在于，所述頂部硅外延層的厚度為10-15um。
5.根據權利要求1所述的局部化SOI區域制造方法，其特征在于，所述H離子注入能量為1-2MeV，注入深度為20～50um，注入劑量為1E16～1E17 cm-2。
6.根據權利要求1所述的局部化SOI區域制造方法，其特征在于，所述多個淺溝槽底部距離所述鍺硅層的距離為5-10um。
7.根據權利要求1所述的局部化SOI區域制造方法，其特征在于，所述氧化硅層的厚度為0.5-2um。
8.根據權利要求1所述的局部化SOI區域制造方法，其特征在于，所述氮化硅層的厚度為1-3um，其高拉應力大于100MPa。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711127717.2/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：防誤操作的碎紙機
- 下一篇：一種鐵水自動化出料方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
