[發明專利]具有保護測試的集成電路及其測試方法

有效

• 申請號: 201711117894.2
• 申請日: 2017-11-13
• 公開（公告）號: CN107728042B
• 公開（公告）日: 2023-08-22
• 發明（設計）人: 請求不公布姓名
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;H01L23/544
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 由元;武晨燕

本發明提供一種具有保護測試的集成電路及其測試方法，其中的具有保護測試的集成電路，包括芯片本體及芯片測試電路，芯片測試電路包括：保護環，環繞芯片本體的電路區，以形成非封閉環；信號源電路，連接于保護環，用于向保護環提供測試信號；以及檢測點，設置于保護環上，在檢測點處檢測測試信號，以根據所檢測的測試信號確定芯片本體是否破損。本發明的技術方案可以測試芯片是否破損以及獲得發生破損的掩膜層、位置和破損程度。

技術領域

本發明涉及半導體技術領域，尤其涉及一種具有保護測試的集成電路及其測試方法。

背景技術

隨著半導體技術的發展，芯片的厚度越來越薄，尺寸也越來越小，所以其因為封裝或是其他不可預期的外力造成芯片的輕微龜裂或壞損的機率也越來越高。傳統的測試方法為通過測試芯片周圍的位電性完整性來判斷芯片是否發生損壞，但這種方法只能應用于發生重大裂損的芯片，不能用于測試輕微的龜裂。

發明內容

本發明實施例提供一種具有保護測試的集成電路及其測試方法，以解決或緩解現有技術中的一項或更多項技術問題。

作為本發明實施例的一個方面，本發明實施例提供一種具有保護測試的集成電路，包括芯片本體及芯片測試電路，所述芯片測試電路包括：

保護環，環繞所述芯片本體的電路區，以形成非封閉環；

信號源電路，連接于所述保護環，用于向所述保護環提供測試信號；以及，

檢測點，設置于所述保護環上，在所述檢測點處檢測所述測試信號，以根據所檢測的測試信號確定所述芯片本體是否破損。

在一些實施例中，所述保護環具有第一端部和第二端部，所述第一端部接地。

在一些實施例中，所述信號源電路與所述保護環的連接點位于所述第二端部。

在一些實施例中，所述信號源電路與所述保護環的連接點鄰近于所述第二端部，使得所述連接點至所述第一端部的電路長度大于等于所述保護環由所述第一端部至所述第二端部的電路長度的70％。

在一些實施例中，所述連接點至所述第一端部的電路長度大于等于所述保護環由所述第一端部至所述第二端部的電路長度的90％。

在一些實施例中，所述芯片本體上形成若干層掩膜層，每一層所述掩膜層各由一層所述保護環環繞，每一層所述保護環通過開關單元均連接于所述信號源電路。

在一些實施例中，所述信號源電路包括限流電路以及連接于所述限流電路的信號源，所述信號源通過所述限流電路向所述保護環提供所述測試信號。

在一些實施例中，所述信號源包括電壓源或電流源。

作為本發明實施例的另一個方面，本發明實施例提供一種具有保護測試的集成電路，包括芯片本體以及保護環，所述保護環環繞所述芯片本體的電路區和焊墊，所述保護環為非封閉環，所述保護環具有第一端部和第二端部，所述芯片本體在所述第一端部和所述第二端部之間形成為斷路區。

在一些實施例中，所述斷路區在所述第一端部和所述第二端部之間的距離小于等于所述保護環由所述第一端部至所述第二端部的電路長度的10％。

作為本發明實施例的另一個方面，本發明實施例提供一種芯片測試方法，應用于權利要求1所述的具有保護測試的集成電路，包括：

控制所述信號源電路向所述保護環提供測試信號；以及，

在所述檢測點處檢測所述測試信號，以根據所檢測的測試信號來確定所述保護環是否斷路以及所述芯片本體是否破損，

其中，在所述檢測點處檢測所述測試信號的步驟中，當在所述檢測點處沒有檢測到所述測試信號，確定所述保護環斷路且所述芯片本體破損；當在所述檢測點處檢測到所述測試信號，確定所述保護環沒有斷路且所述芯片本體沒有破損。