[發(fā)明專利]用于間距倍增的集成電路制造
| 申請?zhí)枺?/td> | 201711116157.0 | 申請日: | 2017-11-13 |
| 公開(公告)號: | CN107731665B | 公開(公告)日: | 2023-07-25 |
| 發(fā)明(設(shè)計)人: | 請求不公布姓名 | 申請(專利權(quán))人: | 長鑫存儲技術(shù)有限公司 |
| 主分類號: | H01L21/027 | 分類號: | H01L21/027;H01L21/033 |
| 代理公司: | 北京市鑄成律師事務(wù)所 11313 | 代理人: | 張臻賢;武晨燕 |
| 地址: | 230000 安徽省合肥市*** | 國省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 間距 倍增 集成電路 制造 | ||
本發(fā)明提供一種集成電路間距倍增方法、用于集成電路制造的間距倍增掩膜及集成電路制造方法,其中的集成電路間距倍增方法,包括:形成多個占位部件于襯底上,每兩個占位部件之間由一個占位溝槽隔開,所述占位部件包括犧牲層以及覆蓋于犧牲層頂部的阻擋層;沉積用于形成間隔部件的間隔材料層;移除占位部件以及部分的間隔材料層,保留占位部件兩側(cè)壁的間隔材料層形成間隔部件。本發(fā)明可形成表面平整和垂直度高的間隔部件,且具有間距可控性。
技術(shù)領(lǐng)域
本發(fā)明涉及集成電路技術(shù)領(lǐng)域,尤其涉及一種集成電路間距倍增方法、用于集成電路制造的間距倍增掩膜及集成電路制造方法。
背景技術(shù)
在集成電路的制造過程中,通常使用光刻工藝在襯底上對集成電路的組成特征(例如元件或?qū)Ь€)進(jìn)行圖案化,集成電路中通常包含數(shù)百萬個相同電路元件,因此組成特征通常由重復(fù)特征的陣列形成,間距的概念可用于描述這些特征的尺寸。間距是兩個相鄰特征中的相同點之間的距離。這些特征通常由相鄰特征之間的間隔來界定,所述間隔可由例如絕緣體的材料來填充。因此,可將間距視為特征的寬度與使所述特征與相鄰特征分離的間隔的寬度的總和。
某些光刻膠材料僅對某些波長作出反應(yīng),可使用的一種常見波長范圍是紫外線(UV)范圍,即許多光刻膠材料會選擇性地對特定波長作出反應(yīng),所以光刻技術(shù)會存在最小間距,在所述最小間距以下,光刻技術(shù)不能可靠地形成特征。此最小間距通常由可所使用的光波長來確定。也即是說,光刻技術(shù)的最小間距會限制對特征尺寸的減小。
“間距加倍”或“間距倍增”(以下統(tǒng)稱為“間距倍增”)是一種使光刻技術(shù)的能力擴(kuò)展超出其最小間距的方法。現(xiàn)有技術(shù)中通常采用光刻膠形成間隔部件,使間距倍增,但光刻膠質(zhì)地較軟,因此得到的間隔部件外觀特征較差。
發(fā)明內(nèi)容
本發(fā)明的實施例提供一種集成電路間距倍增方法、用于集成電路制造的間距倍增掩膜及集成電路制造方法,以解決或緩解現(xiàn)有技術(shù)中的一項或更多項技術(shù)問題。
作為本發(fā)明實施例的一個方面,本發(fā)明實施例提供一種集成電路間距倍增方法,包括:
形成多個占位部件于襯底表面,每兩個所述占位部件之間由一個占位溝槽隔開,所述占位部件包括犧牲層以及覆蓋于所述犧牲層頂部的阻擋層,所述阻擋層不直接接觸所述襯底;
沉積間隔材料層在所述占位部件的頂部和側(cè)壁以及所述占位溝槽的底部;以及,
移除位于所述占位部件的頂部和所述占位溝槽的底部的所述間隔材料層,并移除所述占位部件以形成在所述襯底上的間隔部件,其中,所述間隔部件包括保留于所述占位部件兩側(cè)壁的所述間隔材料層。
在一些實施例中,所述間隔材料層包括硬度大于所述犧牲層的含氧化合物,移除所述材料層,并移除所述占位部件的步驟包括:
第一次蝕刻,包括蝕刻位于所述占位部件的頂部以及所述占位溝槽的底部的所述間隔材料層,以及蝕刻部分的所述阻擋層;
第二次蝕刻,包括蝕刻剩余的所述阻擋層以及蝕刻部分的所述犧牲層;以及,
剝離剩余的所述犧牲層。
在一些實施例中,在所述第一次蝕刻時,包括使用四氟化碳?xì)怏w和三氟化碳?xì)怏w,且所述四氟化碳?xì)怏w的用量大于所述三氟化碳?xì)怏w的用量;在所述第二次蝕刻時,包括使用所述四氟化碳?xì)怏w和所述三氟化碳?xì)怏w,且所述四氟化碳?xì)怏w的用量小于所述三氟化碳?xì)怏w的用量。
在一些實施例中,所述間隔材料層包括硬度大于所述犧牲層的含氮化合物,移除所述間隔材料層,并移除所述占位部件的步驟包括:
蝕刻所述阻擋層、位于所述阻擋層側(cè)壁和頂部的所述間隔材料層以及位于所述占位溝槽底部的所述間隔材料層,保留犧牲層以及位于所述犧牲層兩側(cè)壁的所述間隔材料層;以及,
剝離所述犧牲層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長鑫存儲技術(shù)有限公司,未經(jīng)長鑫存儲技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711116157.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





