[發(fā)明專利]一種抗PV變化的環(huán)路運(yùn)放電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201711114028.8
• 申請(qǐng)日: 2017-11-13
• 公開（公告）號(hào): CN107834981A
• 公開（公告）日: 2018-03-23
• 發(fā)明（設(shè)計(jì)）人: 吳建輝;王鵬;孫杰;李紅;包天罡;王甫鋒
• 申請(qǐng)（專利權(quán)）人: 東南大學(xué)
• 主分類號(hào): H03F1/30
• 分類號(hào): H03F1/30;H03F3/16
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司32200
• 代理人: 葛瀟敏

1.一種抗PV變化的環(huán)路運(yùn)放電路，包括三級(jí)級(jí)聯(lián)反向器；其特征在于：還包括連接在三級(jí)級(jí)聯(lián)反向器的第二級(jí)反向器和第三級(jí)反向器之間的偏置電路。

2.如權(quán)利要求1所述的一種抗PV變化的環(huán)路運(yùn)放電路，其特征在于：所述三級(jí)級(jí)聯(lián)反向器包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管和第三PMOS管，第一NMOS管的漏極與第一PMOS管的漏極連接，作為電路的第一級(jí)反向器，第一NMOS管的柵極與第一PMOS管的柵極連接，并共同作為電路的輸入端；第二NMOS管的漏極與第二PMOS管的漏極連接，作為電路的第二級(jí)反向器，第二NMOS管的柵極與第二PMOS管的柵極連接后，共同連接到第一NMOS管的漏極；第三NMOS管的漏極與第三PMOS管的漏極連接，作為電路的第三級(jí)反向器；所述第一NMOS管的源極、第二NMOS管的源極、第三NMOS管的源極均連接VSS，第一PMOS管的源極、第二PMOS管的源極和第三PMOS管的源極均連接VDD。

3.如權(quán)利要求2所述的一種抗PV變化的環(huán)路運(yùn)放電路，其特征在于：所述偏置電路包括第一電容和第二電容，第一電容的兩端分別連接第二PMOS管的漏極和第三PMOS管的柵極，第二電容的兩端分別連接第二NMOS管的漏極和第三NMOS管的柵極。

4.如權(quán)利要求2或3所述的一種抗PV變化的環(huán)路運(yùn)放電路，其特征在于：所述偏置電路包括第四PMOS管，第四PMOS管的漏極連接第三PMOS管的柵極，第四PMOS管的源極連接第一偏置電壓，第四PMOS管的柵極接時(shí)鐘信號(hào)。

5.如權(quán)利要求2或3所述的一種抗PV變化的環(huán)路運(yùn)放電路，其特征在于：所述偏置電路包括第四NMOS管，第四NMOS管N的漏極連接第三NMOS管的柵極，第四NMOS管的源極連接第二偏置電壓，第四NMOS管的柵極接時(shí)鐘信號(hào)。

6.如權(quán)利要求2或3所述的一種抗PV變化的環(huán)路運(yùn)放電路，其特征在于：所述運(yùn)放電路閉環(huán)工作時(shí)，第一NMOS管的柵極與第一PMOS管的柵極連接第三電容的一端，第三電容的另一端作為電路的輸入端；第一NMOS管的柵極與第一PMOS管的柵極還連接第四電容的一端，第四電容的另一端連接第三PMOS管的漏極，第三PMOS管的漏極還經(jīng)第五電容連接VSS。