[發(fā)明專利]一種解決SOC布局中電壓降的方法及裝置

有效

• 申請?zhí)枺?/td>: 201711106510.7
• 申請日: 2017-11-10
• 公開（公告）號: CN107766674B
• 公開（公告）日: 2021-05-04
• 發(fā)明（設計）人: 劉龑達
• 申請（專利權）人: 北京比特大陸科技有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F115/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王洵

1.一種解決SOC布局中電壓降的方法，其特征在于，包括：

獲取芯片布局布線后生成的版圖文件；

選擇優(yōu)化區(qū)域，并根據(jù)版圖文件，獲取所述優(yōu)化區(qū)域中與第一金屬層相鄰的第二金屬層的布線版圖，所述布線版圖上包括通孔和連線；

將所述第二金屬層的布線版圖與第二金屬層的整層版圖進行非操作，以獲取第二金屬層上可添加冗余金屬的區(qū)域；

將第二金屬層上可添加冗余金屬的區(qū)域劃分為多個矩形區(qū)域；

根據(jù)矩形區(qū)域的位置和大小，判斷電源屬性，并添加冗余的電源連線和地連線。

2.根據(jù)權利要求1所述的解決SOC布局中電壓降的方法，其特征在于，所述將所述第二金屬層的布線版圖與第二金屬層的整層版圖進行非操作，以獲取第二金屬層上可添加冗余金屬的區(qū)域的步驟之后，所述將第二金屬層上可添加冗余金屬的區(qū)域劃分為多個矩形區(qū)域的步驟之前，還包括：

根據(jù)設計約束文件，從第二金屬層的布線版圖中，提取第二金屬層的時序敏感路徑，并將第二金屬層的時序敏感路徑寬度加寬預設倍數(shù)，以生成第二金屬層的時序敏感路徑加寬布線版圖；

將第二金屬層的時序敏感路徑加寬布線版圖與第二金屬層上可添加冗余金屬的區(qū)域進行與操作，獲取第二金屬層上的時序敏感路徑旁的可添加冗余金屬的區(qū)域；

根據(jù)第二金屬層上的時序敏感路徑旁的可添加冗余金屬的區(qū)域，計算時序敏感路徑旁的可添加冗余金屬的長度；

根據(jù)時序敏感路徑旁的可添加冗余金屬的長度，篩選出長度出現(xiàn)突變的可添加冗余金屬的區(qū)域；

將長度出現(xiàn)突變的可添加冗余金屬的區(qū)域加寬預設倍數(shù)，以生成長度突變加寬版圖；

將第二金屬層上可添加冗余金屬的區(qū)域與長度突變加寬版圖進行非操作，以獲取第二金屬層上可添加冗余金屬的區(qū)域。

3.根據(jù)權利要求2所述的解決SOC布局中電壓降的方法，其特征在于，所述根據(jù)時序敏感路徑旁的可添加冗余金屬的長度，篩選出長度出現(xiàn)突變的可添加冗余金屬的區(qū)域的步驟包括：

將當前時序敏感路徑旁的可添加冗余金屬區(qū)域的長度與之前非長度突變的時序敏感路徑旁的可添加冗余金屬的長度的平均數(shù)的三倍進行比較；

當大于時，將當前時序敏感路徑旁的可添加冗余金屬的區(qū)域設為長度突變的可添加冗余金屬的區(qū)域。

4.根據(jù)權利要求2或3所述的解決SOC布局中電壓降的方法，其特征在于，所述時序敏感路徑包括時鐘繞線、特殊繞線和時序惡劣繞線。

5.根據(jù)權利要求1所述的解決SOC布局中電壓降的方法，其特征在于，所述根據(jù)矩形區(qū)域的位置和大小，判斷電源屬性，并添加冗余的電源連線和地連線的步驟包括：

判斷所述矩形區(qū)域是否大于預設長寬值；

當所述矩形區(qū)域大于預設長寬值時，判斷所述矩形區(qū)域是否包括兩個以上的單元行；

當所述矩形區(qū)域包括多于兩個的單元行時，電源連線和地連線間隔添加；

當所述矩形區(qū)域僅包括兩個單元行時，只添加電源連線或地連線中的一種。

6.一種解決SOC布局中電壓降的裝置，其特征在于，包括：

第一獲取模塊，用于獲取芯片布局布線后生成的版圖文件；

第二獲取模塊，用于選擇優(yōu)化區(qū)域，并根據(jù)版圖文件，獲取所述優(yōu)化區(qū)域中與第一金屬層相鄰的第二金屬層的布線版圖，所述布線版圖上包括通孔和連線；

第一計算模塊，用于將所述第二金屬層的布線版圖與第二金屬層的整層版圖進行非操作，以獲取第二金屬層上可添加冗余金屬的區(qū)域；

區(qū)域劃分模塊，用于將第二金屬層上可添加冗余金屬的區(qū)域劃分為多個矩形區(qū)域；

連線模塊，根據(jù)矩形區(qū)域的位置和大小，判斷電源屬性，并添加冗余的電源連線和地連線。