[發明專利]一種無雙極晶體管的電壓基準源電路

有效

• 申請號: 201711102935.0
• 申請日: 2017-11-10
• 公開（公告）號: CN107783586B
• 公開（公告）日: 2022-12-20
• 發明（設計）人: 王志敏;于昕梅;段志奎
• 申請（專利權）人: 佛山科學技術學院
• 主分類號: G05F1/575
• 分類號: G05F1/575
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 王國標

本發明公開了一種無雙極晶體管的電壓基準源電路，包括：電壓產生電路、電流產生電路、PSRR電路，所述電流產生電路用于為電壓產生電路提供電流，所述PSRR電路用于為所述電壓產生電路和所述電流產生電路提供供電電壓。本發明創造的電路的輸出基準電壓低于1V，在室溫下的功耗大約為71uW，而且相對于傳統基準源電路具有更低的溫度系數，可以提供更加穩定的基準電壓，符合當今電子設備低電源電壓和低功耗的發展趨勢。該電路結構可廣泛應用于SoC芯片。

技術領域

本發明涉及一種電壓基準源電路。

背景技術

高精度的基準電路被廣泛的應用在模擬、數模混合器件中，例如電源管理電路、射頻電路等。應用最廣泛的就是由雙極晶體管組成的帶隙基準電路，它是利用極型晶體管的基極—發射極電壓具有負溫度特性，而工作在不同電流密度下的基極—發射極電壓之差則具有正溫度特性，兩者相互補償可得到與溫度無關的輸出電壓。

然而隨著人民生活質量的提升和技術的進步，便攜式設備得到越來越廣泛的應用。傳統的帶隙基準電路已經不能滿足這些設備對低功耗低電壓需求。現實的需要和集成電路工藝的進步，要求帶隙基準電壓能夠產生低于1V的電壓。低電壓、低功耗、低溫度系數、高電源抑制比是未來電壓基準源電路的發展方向。

發明內容

本發明的目的是提供一種低電壓、低功耗的電壓基準源電路。

本發明解決其技術問題的解決方案是：一種無雙極晶體管的電壓基準源電路，包括：電壓產生電路、電流產生電路、PSRR電路，所述電流產生電路用于為電壓產生電路提供電流，所述PSRR電路用于為所述電壓產生電路和所述電流產生電路提供供電電壓。

進一步，所述電壓產生電路由：PMOS管PM3、PM4、NMOS管NM1、NM2、NM3組成，所述PM3的漏極、柵極并接，所述NM3的漏極、柵極并接，所述NM2的漏極、柵極并接，所述PM3的漏極與所述NM3的漏極連接，所述PM3的柵極與所述PM4的柵極連接，所述PM3的源極與所述PM4的源極連接，所述NM2的漏極與所述PM4的漏極連接，所述NM2的柵極與所述NM1的柵極連接，所述NM2的源極與所述NM1的漏極連接，所述NM3的源極分別與所述NM1的漏極、所述NM2的源極連接，所述PM3、PM4的襯底與電源VDD連接，所述NM1、NM2、NM3的襯底與地GND連接；所述電流產生電路由：PMOS管PM1、PM2、NMOS管NM4、NM5、電阻R1和運算放大器AMP，所述PM1的柵極與所述PM2的柵極連接，所述PM1的漏極分別與所述運算放大器AMP的反相輸入端、電阻R1的一端連接，所述電阻R1的另一端與所述NM4的漏極連接，所述PM2的源極與所述PM1的源極連接，所述PM2的漏極分別與所述運算放大器AMP的同相輸入端、所述NM5的漏極連接，所述NM4的源極、柵極、NM5的源極、柵極分別與地GND連接，所述PM1、PM2的襯底分別與電源VDD連接，所述NM4、NM5的襯底分別與各自漏極連接；所述PSRR電路由：PMOS管PM5、PM6、PM7、PM8和偏置電流源Ib組成，所述PM5的柵極與所述PM6的柵極連接，所述PM5的漏極分別與所述PM1、PM2、PM3、PM4、PM8的源極連接，所述PM7的源極與所述PM6的漏極連接，所述PM7的漏極分別與所述PM5、PM6的柵極、所述電流源Ib的輸入端連接，所述PM7的柵極分別與所述PM1、PM2、PM3、PM4的柵極連接，所述電流源Ib的輸出端、所述PM8的漏極分別與地GND連接，所述PM5、PM6的源極、PM5、PM6、PM7、PM8的襯底分別與所述電源VDD連接。

本發明的有益效果是：本發明創造的電路的輸出基準電壓低于1V，在室溫下的功耗大約為71uW，而且相對于傳統基準源電路具有更低的溫度系數，可以提供更加穩定的基準電壓，符合當今電子設備低電源電壓和低功耗的發展趨勢。該電路結構可廣泛應用于SoC芯片。

附圖說明