[發(fā)明專利]浮柵、具有該浮柵的閃存器件及其制造方法

在審

• 申請?zhí)枺?/td>: 201711100006.6
• 申請日: 2017-11-09
• 公開（公告）號: CN107863382A
• 公開（公告）日: 2018-03-30
• 發(fā)明（設計）人: 李娟娟;田志;陳昊瑜
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L27/11521;H01L21/28
• 代理公司: 上海思微知識產(chǎn)權代理事務所(普通合伙)31237
• 代理人: 智云

技術領域

本發(fā)明涉及半導體制造技術領域，尤其涉及一種浮柵、具有該浮柵的閃存器件及其制造方法。

背景技術

閃存(Flash)是一種電性可重復編程的只讀存儲器，由于其發(fā)展迅速，現(xiàn)已成為存儲器市場的支柱。閃存與其他非揮發(fā)性存儲器相比，具有諸多優(yōu)點。與傳統(tǒng)的電性可重復編程的只讀存儲器相比，閃存在進行電擦除和重復編程的工作中，并不需要在系統(tǒng)中加入額外的外部高電壓，而且閃存具有存儲單元密度大，集成度高，成本低等特點。

目前，閃存憑借其優(yōu)良的性能，被廣泛應用在移動通訊、數(shù)據(jù)處理、智能終端、嵌入式系統(tǒng)等高新技術產(chǎn)業(yè)。如個人電腦及其外部設備、汽車電子、網(wǎng)絡交換機、互聯(lián)網(wǎng)設備和儀器儀表，同時還包括新型的數(shù)碼相機、個人數(shù)字助理、智能手機和平板電腦等。隨著電子產(chǎn)品被人們越來越多的接受和使用，對閃存的功能、容量、功耗等都會提出更高的要求。

具有浮柵(Floating Gate,FG)結構的閃存，具體就是在場效應晶體管(Field Effect Transistor,FET)中加入浮柵，通過浮柵中電子的狀態(tài)來存儲一個比特的信息，即“0”或“1”。所述浮柵即位于控制柵(Control Gate,CG)和柵氧化層(Tunnel Oxide)之間，其中控制柵(CG)和浮柵(FG)由浮柵絕緣層隔開。

作為本領域技術人員，容易知曉地，為了提高存儲器的擦寫速度，即加快電子隧穿的速度，通常采用以下兩種方式，(1)減薄隧穿氧化層的厚度。顯然地，該方式勢必對數(shù)據(jù)保存(Date Retention)和持久度(Endurance)有非常大的影響。為了保證器件可靠性，必須保證一定的隧穿氧化層厚度。(2)提高耦合率(Coupling Ratio)，即提高控制柵(CG)在浮柵(FG)上的分壓。通過增加浮柵絕緣層之電容的方式，在不改變隧穿氧化層厚度的基礎上提高隧穿氧化層上的分壓，有效的增加耦合率，提高器件擦寫速度。另一方面，通過增加浮柵絕緣層的電容，也可以通過減薄浮柵絕緣層厚度來實現(xiàn)。但是，如果浮柵絕緣層的厚度太薄，則同樣會對數(shù)據(jù)保存和耐久度有非常大的影響。

傳統(tǒng)的增加存儲器件耦合率的方法，即通過增加浮柵形成之后的一次回刻蝕量，即可增加控制柵包裹浮柵的面積。但是當回刻蝕量達到與下方襯底保持平行的時候，再繼續(xù)增加其回刻蝕量，則對存儲器速度的提高起到相反作用。通常地，為了進一步提高器件的速度，則通過同時提高浮柵的高度和回刻蝕量來增加控制柵包裹浮柵的面積。但是，浮柵高度越高，兩個單元(Cell)之間的槽深變深，將會給后續(xù)的工藝步驟帶來諸多缺點，例如在后續(xù)源漏注入中，單元之間的槽底容易形成光刻膠殘留的缺陷，從而影響器件速度和良率。同時，對后續(xù)的接觸孔(Contact,CT)形成過程之層間介質層的填充，若填充不好，則會導致單元與單元之間的連通。

故針對現(xiàn)有技術存在的問題，本案設計人憑借從事此行業(yè)多年的經(jīng)驗，積極研究改良，于是有了本發(fā)明浮柵、具有該浮柵的閃存器件及其制造方法。

發(fā)明內(nèi)容

本發(fā)明是針對現(xiàn)有技術中，傳統(tǒng)提高存儲器之擦寫速度的方法勢必對數(shù)據(jù)保存(Date Retention)和持久度(Endurance)，以及生產(chǎn)工藝等帶來極大的不利影響等缺陷提供一種浮柵。

本發(fā)明之又一目的是針對現(xiàn)有技術中，傳統(tǒng)提高存儲器之擦寫速度的方法勢必對數(shù)據(jù)保存(Date Retention)和持久度(Endurance)，以及生產(chǎn)工藝等帶來極大的不利影響等缺陷提供一種具有該浮柵的閃存器件。

本發(fā)明之第三目的是針對現(xiàn)有技術中，傳統(tǒng)提高存儲器之擦寫速度的方法勢必對數(shù)據(jù)保存(Date Retention)和持久度(Endurance)，以及生產(chǎn)工藝等帶來極大的不利影響等缺陷提供一種具有該浮柵的閃存器件之制造方法。

為實現(xiàn)本發(fā)明之目的，本發(fā)明提供一種浮柵，位于兩相鄰的第一淺溝槽隔離和第二淺溝槽隔離之間，并通過隧穿氧化層設置在硅基襯底上。其中，相鄰的所述第一淺溝槽隔離和所述第二淺溝槽隔離之間，并異于所述硅基襯底的一側形成浮柵的容置結構，且所述容置結構與所述浮柵的結構相匹配，所述浮柵之外表面積大于以所述浮柵之與所述隧穿氧化層相鄰的基底為直徑所形成的圓柱之外表面積。

可選地，所述容置結構之緊鄰硅基襯底一側的截面底角為90～165°，所述浮柵之異于硅基襯底一側的截面頂角為15～90°。

可選地，所述第一淺溝槽隔離和所述第二淺溝槽隔離的深度為100～3000nm。